资讯
研报 | HBM5 20hi后产品将采用Hybrid Bonding技术，或引发商业模式变革(2024-10-30 14:05:02)
者的设计是由GPU/ASIC业者主导，因此，同时提供base die及GPU/ASIC foundry（晶圆代工）服务的TSMC（台积电）可能将担负base die与memory die堆叠重任。若循......
从2D到3D：半导体封装工艺与DTCO(2023-12-15)
多家机构给出半导体产业将触底反弹的预测，整个半导体市场将迎来成长，预估明年产业营收将有6.4%的增幅。而长期来看，半导体晶圆代工领域也是会总体保持增长。未来，芯片将越来越变得无处不在，价值越来越高，重要......
汽车Chiplet面临标准混战(2024-02-04)
些受制于人的感觉，这也是国内非要搞独立标准的原因。
实际Chiplet标准意义甚微，因为做高性能Chiplet需要2.5D/3D的晶圆级封装，这样的厂家全球只有台积电和英特尔。
2D封装的die......
台积电最大的“小芯片”后端Fab开业，年产超100万片300mm晶圆(2023-06-14)
厂，无尘室面积大于台积电其他先进后道晶圆厂的总和。
台积电增加厂内自动化程度，建入厂内的自动物料搬运系统全长超过32公里。从wafer到die，生产信息与敏捷调度系统打通，缩短生产周期。这些......
Chiplet车载应用领域在何处？(2023-08-21)
是简单的单一逻辑（monolithic）die+HBM或DDR型，另一种是复杂的多个逻辑die+I/O+存储。前一种笔者认为不能算是严格意义上的Chiplet，因为这种设计只是用硅互联层代替了PCB板，把HBM与逻......
佰维存储：拟定增募资建设的晶圆级先进封测项目可构建HBM实现的封装技术基础(2023-11-27)
佰维存储：拟定增募资建设的晶圆级先进封测项目可构建HBM实现的封装技术基础;佰维存储近日在接受调研时表示，公司拟定增募资建设的晶圆级先进封测项目可以构建HBM实现的封装技术基础。
公司掌握16......
一文读懂Fan-out面临的未来挑战(2017-07-11)
会有自己的市场空间。
fan-out 本身是一种 WLP 技术，即在 IC 还在晶圆上时就进行封装。在 fan-out 中，单个 die 会被嵌入在一种环氧树脂材料中。在封装中，互连会被扇出，从而实现更多的 I......
，同时提供base die及GPU/ASIC foundry(晶圆代工)服务的TSMC(台积电)可能将担负base die与memory die堆叠重任。若循此模式发展，预计将影响HBM业者在base......
佰维存储晶圆级先进封测制造项目落地(2023-12-01)
层叠Die、30~40μm超薄Die、多芯片异构集成等先进封装工艺，为NAND、DRAM芯片和SiP封装产品的创新力及大规模量产提供支持。
目前，佰维存储已构建成建制的、具备国际化视野的专业晶圆......
台积电量产特斯拉 Dojo AI 训练模块，目标到 2027 年将算力提高 40 倍(2024-05-21)
应用于高性能计算机的一种改良模式，也是一种晶圆级（Wafer Scale）的超大型封装技术，主要包括晶圆状的放热模组（Plate）、硅芯片（Silicon Die）群、InFO RDL、电源模组、连接器等部分。
InFO_SoW......
佰维存储晶圆级先进封测制造项目签约落地(2023-12-05)
佰维存储晶圆级先进封测制造项目签约落地;据佰维存储官微消息，近日，深圳佰维存储科技股份有限公司的晶圆级先进封测制造项目正式落地东莞松山湖高新技术产业开发区。
据悉，落地晶圆......
HBM、先进封装利好硅晶圆发展(2024-07-02)
的HBM内存芯片，比如HBM3以及未来的HBM4，都需要在裸片（die）上做堆叠，层数从12层到16层增加，同时结构下面还需要有一层基底的晶圆，这增加了硅晶圆的使用量。
此前，媒体报道，AI浪潮......
AI浪潮助推硅晶圆用量增加(2024-07-03)
产业明年展望乐观。
环球晶董事长徐秀兰表示，现在AI要用的内存，从HBM3要到HBM4以上，做法上要将裸片（die）做堆叠，堆叠的层数从12层到16层持续增加，而在结构下面还需要有一层基底的晶圆，推动对晶圆......
引线键合技术会被淘汰？你想多了！(2017-05-11)
用的具体情况而有所不同。
该技术还要面临其他挑战。 例如，NAND堆栈必须满足一定的配置要求。但是当我们堆叠更多die时，堆栈高度又会增加。
为了保持规格的规范性，封装厂商可能需要减少每个die的厚度，这种具有挑战性的工艺过程被称为晶圆......
国内一存储晶圆级封测项目动工！(2024-08-14)
国内一存储晶圆级封测项目动工！;据东莞日报报道，8月9日，松山湖佰维存储晶圆级封测项目举行重大项目动工仪式。
松山湖佰维存储晶圆级封测项目用地面积约102亩，总投资30.9亿元。该项......
两大存储厂商披露HBM最新进展(2024-09-06)
克服上述挑战，Jung-Bae Lee指出，在HBM4以前，三星是采用自家存储器负责制造，但在下一代高频宽存储器HBM4，基础裸晶（Base Die）已交由晶圆代工厂商负责，而三星则负责Core Die......
到2021年IC容量将“创纪录”般增加(2020-02-13)
业调查”显示，美国所有行业的制造商几乎都减少了对2020年的资本支出预算。
通常情况下，IC行业都是通过增加晶圆片的数量、而非增加每个晶圆片Die的数量来满足IC市场大部分的需求。从2000年到2019年，每个晶圆......
佰维存储：带上你的飞扬少年，来一场全新的半导体封测“Factory Tour”！(2022-08-02)
装测试。公司攻克了存储芯片面临的高I/O密度基板设计与仿真、晶圆减薄后翘曲、晶圆厚度均一性、超薄Die金属离子迁移污染、超薄Die切割和取放、多层堆叠应力分布、低压力模流、超低线弧引线键合、高精......
国产存储芯片传来新进展(2024-01-24)
扩展模块，兼具支持内存容量和带宽扩展、内存池化共享、高带宽、低延迟、高可靠性等特点，赋能AI高性能计算。
官方资料显示，佰维存储掌握16层叠Die、30~40μm超薄Die、多芯......
渐行渐远的18寸晶圆，已经不是5-10年能解决的问题(2022-07-01)
投入增长9倍，时间也变得更长了。理所当然的，行业认为300mm以后应当还会有450mm、675mm晶圆。
芯片die是从晶圆上切割下来的，芯片制造又涉及到良率、产量问题。把晶圆做大的价值在于每片晶圆......
国内一存储厂商定增申请获受理(2024-10-11)
佰维先进封测及存储器制造基地扩产建设项目投资总额为8.9亿元，拟用募集资金8.8亿元；晶圆级先进封测制造项目投资总额为12.9亿元，拟用募集资金10.2亿元。
官方资料显示，佰维存储掌握16层叠Die、30~40μm......
先进封装时代，那些传统OSAT封测厂怎么办？(2023-06-20)
-level packaging，或WLCSP）晶圆级封装，顾名思义是在晶圆级（而不是在切割之后单独的die级）就进行电气连接布局。WLP相比更早期倒装方案的差异，在于die和PCB之间的substrate......
三星电子：计划在HBM4世代为客户开发多样化定制HBM内存(2024-07-10)
三星电子：计划在HBM4世代为客户开发多样化定制HBM内存;7 月 10 日消息，综合韩媒 The Elec 和 ZDNET Korea 报道，三星电子在昨日举行的三星晶圆代工论坛 &......
晶圆代工厂涉足封装，会给OSAT带来威胁吗？(2016-12-29)
晶圆代工厂涉足封装，会给OSAT带来威胁吗？;
版权声明：本文翻译自semiengineering，转载请联系半导体行业观察小编
从现状看来，随着封装业者开始逐步转入2.5D/3D技术......
史密斯英特康发布Volta 180系列探针头提升晶圆测试方案性能(2020-11-30)
级芯片封装（WLCSP）和已知合格芯片（Known Good Die）的测试需求。
信息时代的迅猛发展催生了对消费和商业电子产品巨大的需求。如何在有限的应用空间增加更多的功能并兼具成本效益，这一需求促进了晶圆......
奎芯科技亮相AI Hardware & Edge AI Summit，彰显创新实力(2024-09-14)
攀登技术高峰。其倾力打造的IO Die ML100产品，作为一款领先的高带宽内存解决方案，凭借集成的高效Die-to-Die互连IP及支持UCIe 1.1协议，实现了数据的高速传输与芯片间的超低延迟互连，极大提升AI......
奎芯科技三大优势进军IP和Chiplet领域，助力中国半导体产业(2022-08-12)
多样的终端应用正向促进了芯片设计公司的多样性发展，以及晶圆厂的产能扩张和更新迭代。据调研机构IC insights发布的报告显示，继 2021 年激增 36% 之后，预计2022年半导体行业资本支出将大增 24......
晶圆制造朝封装产业“渗透”，未来也许不止3D、4D(2023-02-20)
晶圆制造朝封装产业“渗透”，未来也许不止3D、4D;
【导读】随着半导体前端节点变得越来越小，设计成本快速增加。在这种情况下，先进封装及其 2.5D 和 3D 解决......
泰瑞达：美国技术含量低于3%，推动国产IC实现零缺陷目标(2023-12-04)
芯粒或者小芯片，它是将一类满足特定功能的Die(裸片)，通过Die-To-Die内部互联技术,实现多个模块芯片与底层基础芯片封装在一起，形成一个系统芯片，以实现一种新形式的IP复用。
“Chiplet在把......
三星推出12纳米级DRAM 明年开始量产(2022-12-23)
改进关键电路特性的专利设计技术而实现的。结合先进的多层极紫外（EUV）光刻技术，新款DRAM拥有三星最高的DDR5 Die密度（Die density），可使晶圆生产率提高20%。
此外，三星12nm级......
三星电子首款12纳米级DDR5 DRAM开发成功(2022-12-22)
改进关键电路特性的专利设计技术而实现的。结合先进的多层极紫外（EUV）光刻技术，新款DRAM拥有三星最高的DDR5 Die密度（Die density），可使晶圆生产率提高20%。
基于DDR5最新标准，三星12nm级DRAM将解......
IC设计倚重IP、ASIC趋势成形(2024-06-25)
IC设计倚重IP、ASIC趋势成形;半导体制程进入2奈米，撷发科技董事长杨健盟指出，IC设计难度陡增，未来硅智财、角色将更加吃重，协助IC设计以SoC方式因应AI新世代。杨健盟分析，过往IDM分拆晶圆......
存储大厂新厂动工，半导体先进封装战局激烈(2025-01-13)
/ASIC晶圆代工服务的台积电可能将担负base die与memory die堆叠重任。若循此模式发展，预计将影响HBM业者在base die设计、base die与memory die堆叠，以及......
从硅晶圆面积看行业未来，汉高“粘”结车芯+AI双风口(2023-07-11)
从硅晶圆面积看行业未来，汉高“粘”结车芯+AI双风口;在全球半导体产业的迭代升级过程中，有一样东西看似“名不见经传”，却不可或缺，甚至可以说是决定芯片性能能否最高效发挥的关键步骤——粘合......
来的产品应用上，规格和效能将更优化。受到规格更往高速发展带动，将首次看到HBM最底层的Logic die（又名Base die）采用12nm制程wafer，该部分将由晶圆代工厂提供，使得单颗HBM产品需要结合晶圆......
规格更往高速发展带动，将首次看到HBM最底层的Logic die(又名Base die)采用12nm制程wafer，该部分将由晶圆代工厂提供，使得单颗HBM产品需要结合晶圆代工厂与存储器厂的合作。
再者，随着......
SK海力士与台积电携手加强HBM技术领导力(2024-04-19)
SK海力士与台积电携手加强HBM技术领导力;·双方就HBM4研发和下一代封装技术合作签署谅解备忘录
·通过采用台积电的先进制程工艺，提升HBM4产品性能
·“以构建IC设计厂、晶圆......
中国Chiplet的机遇与挑战及芯片接口IP市场展望(2023-04-03 13:37)
在理想情况下，Die的尺寸可保持不变。但是据右下绿色标识的区域显示，可以看到单芯片Die尺寸在日趋增大，这也从另一个角度说明，单芯片晶体管数量的增加，也有Die增大的原因所致。由于Die尺寸的增长，受光......
中国Chiplet的机遇与挑战及芯片接口IP市场展望 摩尔定律失效，芯片性能提升遇瓶颈(2023-04-03)
片晶体管数量和工艺几何尺寸演进，一直与摩尔定律高度相关。因为单位面积内的晶体管数量，每一周期就会增加一倍，所以在理想情况下，Die的尺寸可保持不变。但是据右下绿色标识的区域显示，可以看到单芯片Die尺寸......
中国Chiplet的机遇与挑战及芯片接口IP市场展望摩尔定律失效，芯片性能提升遇瓶颈(2023-04-03)
在理想情况下，Die的尺寸可保持不变。但是据右下绿色标识的区域显示，可以看到单芯片Die尺寸在日趋增大，这也从另一个角度说明，单芯片晶体管数量的增加，也有Die增大的原因所致。由于Die尺寸的增长，受光......
中国Chiplet的机遇与挑战及芯片接口IP市场展望(2023-03-30)
在理想情况下，Die的尺寸可保持不变。但是据右下绿色标识的区域显示，可以看到单芯片Die尺寸在日趋增大，这也从另一个角度说明，单芯片晶体管数量的增加，也有Die增大的原因所致。由于Die尺寸......
中国Chiplet的机遇与挑战及芯片接口IP市场展望(2023-04-03)
单位面积内的晶体管数量，每一周期就会增加一倍，所以在理想情况下，Die的尺寸可保持不变。但是据右下绿色标识的区域显示，可以看到单芯片Die尺寸在日趋增大，这也从另一个角度说明，单芯片晶体管数量的增加，也有......
Achronix帮助用户基于Speedcore eFPGA IP来构建Chiplet(2023-08-22)
成本最低的有机基板，但这种模式不会提供晶粒（die）之间的最高互连密度；第二种，基于具有重布线层（RDL）的中介层可以提高互连密度，但其更加昂贵；最后一种，硅内中介层可提供最高的互连密度，并且与高带宽存储器（HBM）相兼......
Achronix帮助用户基于Speedcore eFPGA IP来构建Chiplet(2023-08-22 15:12)
成本最低的有机基板，但这种模式不会提供晶粒（die）之间的最高互连密度；第二种，基于具有重布线层（RDL）的中介层可以提高互连密度，但其更加昂贵；最后一种，硅内中介层可提供最高的互连密度，并且与高带宽存储器（HBM）相兼......
存储市场酝酿新一轮DRAM技术革命(2024-07-23)
公司将首先致力于针对搭载于HBM封装内最底层的基础裸片（Base Die）进行性能改善。HBM是将多个DRAM裸片（Core Die）堆叠在基础裸片上，并通过TSV技术进行垂直连接而成；为专注下一代HBM4......
存储大厂先进制程竞赛迎新进展(2022-12-24)
改进关键电路特性的专利设计技术而实现的。
结合先进的多层极紫外（EUV）光刻技术，新款DRAM拥有三星最高的Die密度（Die density），可使晶圆生产率提高20%。
基于DDR5最新......
佳能 3D 技术 i 线光刻机将实现大型高密度布线封装的量产(2022-12-16)
佳能 3D 技术 i 线光刻机将实现大型高密度布线封装的量产;芯片制造的核心设备则是光刻机。光刻机通过发光将光掩膜上的图形投射在硅片上，制作成芯片。随着芯片精密程度越来越高，光刻机在硅晶圆......
佳能 3D 技术 i 线光刻机将实现大型高密度布线封装的量产(2022-12-16 14:34)
佳能 3D 技术 i 线光刻机将实现大型高密度布线封装的量产;芯片制造的核心设备则是光刻机。光刻机通过发光将光掩膜上的图形投射在硅片上，制作成芯片。随着芯片精密程度越来越高，光刻机在硅晶圆......
SiP封装是拯救摩尔定律的关键？(2017-07-14)
）技术的更广泛采用。
SiP 的一大优势是可以将越来越多的功能压缩进越来越小的外形尺寸中，比如可穿戴设备或医疗植入设备。所以尽管这种封装的单个芯片中的单个 die 上集成的功能更少了，但整......
什么是探针卡？有哪些类型呢？(2023-03-15)
测试方面文章的人应该不会陌生，其中就有提到过探针卡。晶圆测试过程非常重要，而它之所以可较早筛选不良产品，避免不良die流到封装过程中，探针卡功不可没。
探针卡是由探针（probe pin）、电子元件（component）、线材......
相关企业
Mintech Semiconductors Ltd;;Mintech is an added value semiconductor bare die distributor. Mintech
,DIE TRAYS、晶圆托盘、防静电特殊包装;自吸附胶盒;托盘型胶盒;弹性膜盒;晶元盒;海绵盒防静电托盘,芯片托盘,芯片盒,芯片包装盒,硅片托盘,集成电路托盘,内存托盘,闪存托盘,IC托架,CPU托架
;屈劲;;提供IC DIE,COB,SKD
AIRCO SystemDruckluft GmbH;;Die Firma AIRCO SystemDruckluft GmbH ist eine der führenden
;XMetals.net;;We specialize for metal crafts by 5 main metal process. Soft Enamel, Hard Enamel, Die
. Die Qualität unserer Dienstleistung und die Zufriedenheit unserer Kunden stellen für uns
Chip Supply;;Chip Supply is the most trusted source for semiconductor die and packaging solutions
;硕凯电子集团;;硕凯电子股份有限公司最早在台湾拥有巨大的晶圆前后制造工艺网络（前道工序为晶圆制造
;深圳硕凯电子有限公司;;硕凯电子股份有限公司最早在台湾拥有巨大的晶圆前后制造工艺网络（前道工序为晶圆制造
;亚昕（安庆）科技有限公司深圳分公司;;亚昕是我们自己的品牌，我们有自己的晶圆厂和封装厂．晶圆厂在台湾桃圆县，封装厂在安徽安庆．