葫芦电子社区-电子元器件库存搜索引擎，为您网罗全球厂商代理商库存

资讯

PLC梯形图的时序图是什么;　　PLC梯形图是一种基于继电器电路设计的图形化编程语言，用于控制工业自动化和机器人系统。 　　在PLC梯形图中，逻辑上的输入和输出被表示为一个类似于梯形的图形。输入......
Platform）产品供应商，京微雅格一直在快节奏的改进与产品配套的软件开发环境。最近，新一代FPGA/CAP设计套件Primace5.0正式发布了。Primace5.0完整的支持了基于时序......
vivado时序异常分析; 时序异常 英文名为Timing Exception，可以认为是时序例外或时序异常“例外”或“异常”是指这部分时序的分析与大多数常规时序......
构下图示：低五位都是1，TM是测试模式位（设置工作模式或测试模式，默认为0即工作模式），R1和R0用来设置精度，可设9~12位精度，对应的温度分辨率为0.5/0.25/0.125/0.0625℃ 所有的单总线器件都要求采样严格的信号时序......
　DS18B20详细引脚功能描述 DS18B20的使用方法 由于DS18B20采用的是1－Wire总线协议方式，即在一根数据线实现数据的双向传输，而对AT89S51单片机来说，硬件上并不支持单总线协议，因此，我们必须采用软件的方法来模拟单总线的协议时序......
机相连的只有一个管脚——P37，那么二者是如何通信的呢？——采用软件模拟单总线通信 DS18B20 时序包括如下几种： 初始化时序、 写（0 和 1） 时序、读（0 和 1） 时序。 DS18B20 发送......
如何设计时序图—以APA自动泊车系统为例;时序图是阐明软件设计的利器，也是系统架构的必备武器。今天我们以APA自动泊车系统为例来聊聊如何设计符合绘制原则又通俗易懂的时序图。 1.时序图说明 序列......
一种基于电流源基准型LDO的放大器供电时序电路的应用;相信你们在设计电路中经常会碰到有时序要求的电路，比如说FPGA数字电路的供电，比如我们给模拟的供电，等等。通常来说，我们有sequencers......
PLC时序图的设计步骤;时序图（Timing Diagram）是信号随时间变化的图形。横坐标为时间轴，纵坐标为信号值，其值为 0 或 1。以这种图形为基础进行 plc 程序设计的方法称为时序......
FPGA约束、时序分析的概念介绍;的概念和基本策略本文引用地址：主要包括周期（FFS到FFS，即触发器到触发器）和偏移约束（IPAD到FFS、FFS到OPAD）以及静态路径约束（IPAD到OPAD......
轻松实现复杂的电源时序控制; 微控制器、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、模数转换器(ADC)以及以多个电压轨供电的其他器件都需要。这些应用通常要求，内核......
全托管时序数据云平台TDengine Cloud正式支持阿里云;数据管理更简单 3 月 13 日，全托管的时序数据处理云服务平台 TDengine Cloud 正式支持阿里云，这是......
全托管时序数据云平台TDengine Cloud正式支持阿里云; 数据管理更简单全托管的时序数据处理云服务平台 TDengine Cloud 正式支持阿里云，这是继 Microsoft......
ADM1260数据手册和产品信息;ADM1260 Super Sequencer®超级时序控制器是一款可配置电源监控/时序控制器件，可针对多电源系统中的电源监控和时序......
你还在用光标测量I2C通信时序吗？;由于I²C信号质量容易受寄生电容影响，时序一致性测试对保障通信稳定至关重要。本文将通过实例应用教您一秒钟完成时序测试，快速分析I²C信号脉宽、幅值、边沿、建立......
spi协议时序图和四种模式实际应用详解;上个章节我们讲解了spi接口定义，今天我们更加深入讲解下spi协议时序图和spi四种模式的用法。 刚开始接触单片机开发时，最怕就是看时序图，对于......
者一般在系统设计前搭建一个简单的硬件电路并编制相应的软件对其测试，待性能验证后再确定最终的设计方案｡本文根据这一需要设计了一个用于串行总线芯片测试的实验平台｡该平台以PC机为人机接口､采用单片机产生芯片串行通信时序｡应用......
高度可编程超级时序控制器简化多轨电源系统管理;Analog Devices, Inc.(ADI)宣布推出Power by Linear™ ADM1266 Super Sequencer®超级时序......
届软件定义汽车论坛暨AUTOSAR中国日上，AUTOSAR中国技术官钱贾敏针对R22-11新增的三部分内容进行了介绍。包括Timing（时序）技术；针对V2X和SOVD远程诊断的技术规范；车内通信标准以及协议的相关规范。钱贾......
TDengine发布时序数据库分析报告，与InfluxDB、TimescaleDB展开对比测试;TDengine TSBS 基准测试结果显示查询性能达到 InfluxDB 的 37 倍......
如何设计时序图—以APA自动泊车系统为例（二）;1.确定目标 在明确目标时首先强调，时序图没有优劣好坏高下之分，它的作用是帮助设计者传达出作者的设计理念，以便读者更够快速、无误的理解。 比如......
怎么看时序图--nand flash的读操作详解;这篇文章不是介绍 nand flash的物理结构和关于nand flash的一些基本知识的。你需要至少了解 你手上的 nand flash的物......
，就认为发送的是0，单总线协议中，有3种时序，即写时序，读时序和检测时序。我们在51单片机开发中已经尝试用51单片机通过单总线协议读取DS18B20的温度值，故这......
spi协议时序图和四种模式实际应用详解;大家好，我是无际。本文引用地址：上个章节我们讲解了定义，今天我们更加深入讲解下spi协议和spi四种模式的用法。 刚开始接触单片机开发时，最怕就是看，对于......
地址码(显示器标识位1) 13 HSYNC 行同步信号 14 VSYNC 场同步信号 15 ID3 地址码(显示器标识位3)   VGA接口时序详解 VGA 显示......
车载网络：CAN和FlexRay 网络的时序分析;汽车数据总线 一辆典型的现代化汽车将同时装配各类总线和协议并从 LIN、CAN、FlexRay、MOST 和以太网中选择合适的网络。多媒体/视听......
MCS51单片机的指令时序;　　时序是用定时单位来描述的，MCS-51的时序单位有四个，它们分别是节拍、状态、机器周期和指令周期，接下来我们分别加以说明。 　　·节拍与状态： 　　我们......
无晶圆厂半导体创新者 Stathera 宣布 A 轮融资募资达 1500 万美元;Stathera Inc. 是 MEMS（微机电系统）时序解决方案的领先供应商，宣布已在 A 轮融资中募资 1500......
【vivado学习五】时序分析; 【vivado学习五】时序分析 典型的时序模型由发起寄存器、组合逻辑和捕获寄存器3部分组成，如图1所示形成了三条时钟路径：原时......
核结构框图。MIG IP 核对外分出了两组接口，左侧是用户接口，就是用户（FPGA）同 MIG 交互的接口，用户只有充分掌握了这些接口才能操作 MIG；右侧为 DDR 物理芯片接口，负责产生具体的操作时序......
FPGA设计中时序分析设计方案详解; 时序分析时FPGA设计中永恒的话题，也是FPGA开发人员设计进阶的必由之路。慢慢来，先介绍时序......
s3c2440裸机-nandflash编程（二. nand控制器和nand访问时序）;一.Steppingstone 我们知道nand没有独立地址线，cpu无法直接访问nand上的指令，所以nand......
STM32 CAN总线传输波特率的计算;本人用的单片机是STM32F407，其它型号的单片机类似，可做参考！ 一、标准CAN协议位时序概念 由于CAN属于异步通讯，没有时钟信号线，连接......
一种新的软件时序偏差校准方法加速双脉冲测试进程;_____本文引用地址：双脉冲测试中一个重要目标是，准确测量能量损耗。在示波器中进行准确的功率、能量测试，关键......
【泰克应用分享】一种新的软件时序偏差校准方法加速双脉冲测试进程;双脉冲测试中一个重要目标是，准确测量能量损耗。在示波器中进行准确的功率、能量测试，关键的一步是在电压探头和电流探头之间进行校准，消除时序......
）目标，较传统基于裕度的方法实现最高达 10% 的 PPA 目标提升。 Tempus DRA 套件 Tempus DRA 套件集合了卓越的分析能力，针对老化效应，电压降和阈值电压偏斜等不同类型的时序......
器）和 LUT（查找表）来衡量，更一般的衡量方式可以用设计所占的等价逻辑门数。 速度指设计在芯片上稳定运行，所能达到的最高频率，这个频率由设计的时序状况来决定，和设计满足的时钟要求，PAD......
FPGA 可以用消耗的 FF（触发器）和 LUT（查找表）来衡量，更一般的衡量方式可以用设计所占的等价逻辑门数。 速度指设计在芯片上稳定运行，所能达到的最高频率，这个频率由设计的时序......
CAN总线位时序的介绍;CAN控制器根据两根线上的电位差来判断总线电平。总线电平分为显性电平和隐性电平，二者必居其一。发送方通过使总线电平发生变化，将消息发送给接收方。 显性电平对应逻辑 0......
【MCS-51】内部资源及工作时序;51单片机是一种广泛应用于嵌入式系统中的芯片，具有极高的性价比和通用性。了解51单片机内部资源及其工作时序对于理解其基本原理和实现应用功能非常重要。本文将从51......
统之间的密切协调来解决数据完整性挑战。 JESD79-5C DDR5提供的其他功能包括将定时参数定义从6800 Mbps扩展至8800 Mbps；与仅支持最多6400个时序参数和最多7200个DRAM核心时序......
开发面向数据中心的先进节点人工智能（AI）芯片。公开数据显示，Tempus电源完整性解决方案助力燧原科技在不影响签核质量的前提下降低IR压降的设计裕度，对比传统基于矢量的IR感知静态时序分析（STA），敏感器件传播路径分析覆盖率提高40......
高户变关系辨识效果。为进一步提高户变关系辨识有效性,部分学者尝试在辨识分析前对量测数据进行预处理。 文献基于独立成分分析提取电压时序数据特征,并结合聚类算法完成户变关系辨识。 文献......
快速设置要运行的 DDRSS，用户只需提供很少几个输入参数即可完成配置。可以使用一些高级用户模式和特殊功能（当它们对于应用而言十分重要时）。 在系统启动阶段，为了优化时序裕量，支持多种 PHY 调谐。可以......
统基于裕度的方法实现最高达 10% 的 PPA 目标提升。   套件   套件集合了卓越的分析能力，针对老化效应，电压降和阈值电压偏斜等不同类型的时序偏差，解决设计层的稳健性问题。该套件包括 5 种高......
TDengine在 2022 年实现快速增长，市场、产品、开源“三面开花”;近日，开源云原生的时序数据库 (Time Series Database) TDengine 对外公布了公司 2022......
TDengine在 2022 年实现快速增长，市场、产品、开源“三面开花”; 近日，开源云原生的时序数据库 (Time Series Database) TDengine 对外公布了公司 2022......
学习Fusion_Compiler_FE19: OCV（On-Chip Variation）相关; OCV（On-Chip Variation）对时序......
ZDS5054D智能硬件分析型示波器的功能特点;ZDS5054D示波器标配40多种协议解码，同时支持IIC、SPI、IIS等多种通信协议时序分析，可以运用于手机、智能穿戴、家电......
校验和有助于提高通信的可靠性。 SHT-20模块驱动设计 智能接近系统设计实验中我们已经讲述学习过I2C总线驱动的设计，本实验可以上原来的基础上调整，首先来了解SHT-20时序中的参数要点。 通过SHT-20时序......

相关企业

洛阳惠能电器有限公司
;洛阳惠能电器有限公司;;（www.lyhndq.com）时序控制器的作用是为每条指令按时间顺序提供控制信号。SXQ系列时序控制器是我公司研制的最新一代脉冲顺序控制装置，它采
佛山市南海趋声音频设备有限公司
;佛山市南海趋声音频设备有限公司;;佛山市南海趋声音频设备有限公司是一家生产专业功率放大器及专业周边设备的厂家。主要产品有功放，图示均衡器、多功能均衡器、反馈点显示均衡器、多功能时序电源、舞台
广东云利科技有限公司
机等的模拟和数字的液晶驱动方案和驱动板，以及各种基于Altera,Lattice,Actel,Xilinxs等CPLD或FPGA芯片的视频驱动方案，能够为NEC,TOSHIBA,SHARP等品牌的小尺寸数字屏提供配套的时序
深圳市寅芯微科技有限公司
公司的产品涵盖高能效电源管理、模拟、传感器、逻辑、时序、互通互联、分立。公司的产品帮助工程师解决他们在汽车、通信、计算机、消费电子、工业、医疗、航空及国防应用的独特设计挑战。
深圳市晟迈科技有限公司
伦扬ＳＤ的ＭＯＳＦＥＴ、奇景ＨＩＭＡＸ的时序控制ＩＣ等等　。公司一贯坚持“质量第一，用户至上，优质服务，信守合同”的宗旨，凭借着高质量的产品，良好的信誉，优质的服务，与您共同发展，共创辉煌！
无锡日升鑫科技有限公司
Parker Mecair等进口品牌电磁脉冲阀、防爆脉冲阀、气控脉冲阀、淹没式脉冲阀、电磁阀组、时序控制器、除尘联接器、文氏管、压差表、先导阀、膜片和在线烟（粉）尘排
深圳市欣天锐电子科技有限公司
;深圳市欣天锐电子科技有限公司;;深圳市欣天锐电子科技有限公司是一家集生产热流道温度控制器(TanRex)，时序控制器（TanRex）；DIP、SMT线路
广东深圳市欣天锐电子科技有限公司
;广东深圳市欣天锐电子科技有限公司;;深圳市欣天锐电子科技有限公司是一家集生产热流道温度控制器（TanRex），时序控制器（TanRex）；DIP、SMT线路
深圳欣天锐电子科技有限公司
;深圳欣天锐电子科技有限公司;;深圳市欣天锐电子科技有限公司是一家集生产热流道温度控制器（TanRex），时序控制器（TanRex）；DIP、SMT线路
袁俊
;袁俊;;从事配电自动化、设备自动化、计算机测控研究的专业公司，利用目前世界上较先进的DSPTMS320F2812、Alter的FPGA/CPLD、嵌入式ARM9完成较复杂的数据采集、运算处理、逻辑时序