技术咨询
代买器件
商务客服
研发客服近日，JEDEC固态技术协会宣布发布JESD79-5C DDR5 SDRAM标准。JEDEC DDR5 SDRAM标准的更新包括旨在提高可靠性和安全性，并增强从高性能服务器到人工智能和机器学习等新兴技术的各种应用性能的功能。
JESD79-5C引入了一种创新解决方案来提高DRAM数据完整性，称为每行激活计数(PRAC)。
据介绍，PRAC以字线粒度精确计数DRAM激活。当启用PRAC的DRAM检测到激活次数过多时，它会提醒系统暂停流量并指定采取缓解措施的时间。这些相互关联的行动巩固了PRAC提供基本准确且可预测的方法的能力，通过DRAM和系统之间的密切协调来解决数据完整性挑战。
JESD79-5C DDR5提供的其他功能包括将定时参数定义从6800 Mbps扩展至8800 Mbps；与仅支持最多6400个时序参数和最多7200个DRAM核心时序的之前版本相比，包含DRAM核心时序和Tx/Rx AC时序扩展至 8800 Mbps；引入自刷新退出时钟同步以优化I/O训练；合并DDP（双芯片封装）时序；弃用PASR（部分阵列自刷新）以解决安全问题等。
封面图片来源：拍信网
文章来源于:全球半导体观察 原文链接
本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。