资讯
电路板厂PCB关键信号如何去布线？(2023-03-09)
着电路的性能。时钟电路在数字电路中点有重要地位，同时又是产生电磁辐射的主要来源。时钟的处理方法也是在布线时需要特别重视的。在一开始就理清时钟树，明确各种时钟之间的关系，布线的时候就能处理得更好。并且......
PCB设计要点总结(2024-06-11)
速电路设计中，能否正确地使用去耦电容，关系到整个板的稳定性。
8、数字电路与模拟电路的共地处理
现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间......
FLASH、DDR和eMMC高速PCB布线布线设计规范(2024-11-11 14:18:47)
进行的，相同的操作最多只需要4ms。
执行分区大小的不同进一步拉大了NOR和NADN之间的性能差距，统计表明，对于给定的一套写入操作(尤其是更新小文件时)，更多......
【泰克TMT4实用分享】如何高效完成PCIe板卡来料筛选和互操作调试？(2023-08-15)
速扫描测试仅需1.5分钟！
使用自定义扫描，完成16条Lane及10个preset的全组合扫描测试，也仅仅只需要15分钟
。
4）价格不贵
相比其他PCIe Gen3/4测试仪器，TMT4价格......
[泰克TMT4实用分享]如何高效完成PCIe板卡来料筛选和互操作调试?(2023-08-15)
筛选非常困难。PCIe是芯片和芯片之间的信息高速公路，由于PCIe的速率高，板级衰减大，均衡 (EQ) 设置非常灵活，链路协商机制 (LTSSM) 非常复杂，PCIe的往往费时费力，但效果不佳。
物理......
7个PCB走线注意点，图文+实际案例，帮你避免各种设计和制造问题(2024-10-17 22:43:05)
放置过孔
七、PCB信号线等长
在一些高速信号接口，一般如总线等需要考虑其个信号线之间的到达时间以及时滞误差。
例如，在一......
PCB设计大神105个经验总结！(2024-12-11 18:13:12)
和引脚粗细关系不大
49
.
差分线一般都需要等长如果实在在
LAYOUT......
硬件设计 | 布局布局~(2024-12-18 17:32:03)
电源布局布线相关
数字电路很多时候需要的电流是不连续的，所以......
高速电路布局走线，这7点一定要记牢！(2024-12-10 19:00:11)
问题
在一些高速信号接口，一般如总线等需要考虑其各信号线之间的到达时间以及时滞误差。例如，在一组高速平行总线中的所以数据信号线其到达时间，必须保证在一定的时滞误差以内，从来......
芯华章双模硬件仿真系统在渡芯科技部署，助力渡芯科技加速大型高速互连芯片突破(2023-12-15)
速率的单端IO接口，28x4 Lane的高速Serdes接口，以及与主机的PCIe 高带宽连接。基于这些接口，用户可以实现多片到多板的高速级联和自动化分割，支持GPU、AI、Processor......
是德科技先进测试技术推动新技术普及(2023-01-09)
是德科技先进测试技术推动新技术普及;作者：电子创新网张国斌
新冠疫情加速了全球数字化转型，推动了新一轮高新技术的普及，50G PON、量子计算、224Gbps/Lane ，PCIe 7.0 这些......
AD中，PCB蛇形走线超级教程(2024-11-29 21:09:41)
止一个地方哟。
等长可使用调节器完成等长布线。
2、大电......
芯华章双模硬件仿真系统在渡芯科技部署，助力渡芯科技加速大型高速互连芯片突破(2023-12-15)
多工具切换带来的数据碎片化和工具兼容性问题，降低工具使用成本。
/ 02 /
丰富的接口选择
可提供7168个高达1.6Gbps速率的单端IO接口，28x4 Lane的高速Serdes接口，以及与主机的PCIe 高带......
PCIe 7.0有什么值得你期待！(2024-05-05)
最新的进度是4月初才刚刚完成了「0.5版」。
为什么需要PCIe 7.0？
对PCI-SIG来说，每3年倍增一次I/O带宽是他们的使命，所以在这个前提之下，PCIe 7.0的提出就是既定发展蓝图的实践。而且......
基于XILINX FPGA的硬件设计总结之PCIE硬件设计避坑(2024-12-17)
硬块的地方使用GT Quad。虽然这不是必要时，它将改善设计的位置，路线和时间。
2、需要注意PCIE lane 0的位置
3.根据些表格，这些......
PCB布线设计参考(2024-02-29)
长度越短越好，这样的话，受到的干扰就会减少。当然不是所有走线只追求短，比如DDR走线，讲究的是时钟、地址、数据走线之间的等长，所以会看到很多特意为了增加长度的蛇形走线。
特殊元器件的布线
（1）高频......
专家解惑：高速PCB布线中的蛇形线路之谜！(2024-12-05 16:36:03)
为了保障数据传输的准确性和系统的稳定性。
接下来，让我们聚焦于蛇形布线的核心作用。
在高速电路设计中，数据线的等长是实现信号同步的关键之一。
由于......
ROS主控与STM32的硬件连接和软件设置(2024-08-29)
的电路板上，也可以使用一个USB转TTL的模块。
为什么两个控制器之间需要电平转换芯片？
因为两个控制器之间通信层次逻辑是不同的，所有需要电平转换芯片。相当于两个主控是两种不同语言的人，电平......
芯华章双模硬件仿真系统在渡芯科技部署，助力渡芯科技加速大型高速互连芯片突破(2023-12-15 10:16)
）、高速信号有严格的时序约束，高速互连芯片需有效地支持大量不同种类的设备和设备间的各种组合。传统解决方案里，用户为了满足从设计调试到系统验证不同场景需求，往往需要在硬件仿真系统和FPGA原型验证之间......
芯华章双模硬件仿真系统在渡芯科技部署，助力渡芯科技加速大型高速互连芯片突破(2023-12-15)
的单端IO接口，28x4 Lane的高速Serdes接口，以及与主机的PCIe 高带宽连接。基于这些接口，用户可以实现多片到多板的高速级联和自动化分割，支持GPU、AI、Processor、Network等大......
芯华章双模硬件仿真系统在渡芯科技部署，助力渡芯科技加速大型高速互连芯片突破(2023-12-15)
要是因为高速接口涉及多个复杂的协议(譬如PCIe和CXL)、高速信号有严格的时序约束，高速互连芯片需有效地支持大量不同种类的设备和设备间的各种组合。
传统解决方案里，用户为了满足从设计调试到系统验证不同场景需求，往往需要......
10GigE最佳实践：设置单摄像头系统(2024-04-28)
过全面的测试和验证，可用于我们的 Oryx 相机。
布线做法
卷绕的以太网电缆超出其需要长度可能会导致连接问题，或相机和主机之间的链接从 10GigE 降低至 GigE。这是因为相邻线圈之间存在干扰。由于......
DDR硬件设计要点(2024-01-25)
状结构可以把两片芯片贴在PCB的正反两面，对贴减小分叉的长度。一驱多的DDR拓扑结构比较复杂，需要仔细进行仿真。
6. PCB布线注意事项
PCB布线时，单端走线走50ohm，差分走线走100ohm阻抗。
注意控制差分线等长......
PCB走线为什么不能走90度的直角(2024-11-27 22:25:31)
意一点的是，45°角走线绕等长时，拐角处的走线长度要至少为1.5倍线宽，绕等长的线与线之间的间距要至少4倍线......
PCB走线角度为90度到底行不行？(2025-01-04 18:25:58)
有特殊的要求
。
对于大电流走线，有时我们会以铺铜铜皮替换走线的方式布线，在铺铜的拐角处，也需要以两个45°拐角替换90°拐角，这样不仅美观，而且不会存在EMI隐患......
高速数字接口测试，让容限测试更高效(2023-05-30)
便一直致力于完成数据率随每一代 PCIe 的更新翻一番的目标。
数据传输速率随 PCI Express 的代际更新而升高
数字电路的挑战
然而，处理更高的数据传输速率意味着电子系统的开发也需要一步步继续发展，这也需要......
10GigE 实践：设置单相机系统(2024-04-17)
。
布线做法
卷绕的以太网电缆超出其需要长度可能会导致连接问题，或相机和主机之间的链接从 10GigE 降低至 GigE。 这是因为相邻线圈之间存在干扰。 由于 CAT6A......
10GigE 实践：设置单相机系统(2024-04-17)
系统设置顺利并拥有良好性能。 我们列出了主机系统配置、布线和相机设置的实践。
最佳主机系统配置的实践
CPU
在现代个人电脑上，将以太网数据包重新组装成图像数据只需要 CPU 可用......
做layout多年，师傅最后告诉我，高频电路布线也是有技巧的(2024-11-22 20:35:57)
数越高，制造工艺越复杂，单位成本也就越高，这就要求在进行PCB Layout时，除了选择合适的层数的PCB板，还需要进行合理的元器件布局规划，并采用正确的布线......
差分信号没搞明白，就不要说自己会做PCB设计！(2024-12-27 17:04:48)
两条线的长度要尽量一样长，是为了保证两个差分信号时刻保持相反极性，减少共模分量。
2.等宽、等距：等宽是指两条信号的走线宽度需要保持一致，等距是指两条线之间......
分享PCB元器件摆放的小技巧(2024-10-12 12:37:20)
离，对于引脚多的芯片，留的空间需要更大。
现在的芯片引脚原来越多，越来越密。如果集成芯片相距过于亲密，就会有很大可能无法将它们的引线轻松的引出布线，往往是越到后来布线......
PCIe 4.0还未普及，PCIe 5.0为何提前到来？(2021-04-28)
PCIe 4.0还未普及，PCIe 5.0为何提前到来？;一般来说，新标准从诞生到投入大规模使用需要一定的过程。不过PCIe 4.0的情况却又有些特殊：PCIe 5.0规范草案最早在2017年年......
FPGA 如何布局及资源优化(2024-12-19)
设计问题
我们知道，FPGA片上分布着各种资源，如时钟，serdes，RAM，LUT，IO等。在进行FPGA规划时候，应当需要知道项目设计需求，以及需求 各模块之间的数据交织情况，这样可以避免后续FPGA......
基于Kintex-7 FPGA的核心板电路设计(2024-01-23)
速收发器GTX接口。对于需要大量IO的用户，此核心板将是不错的选择。而且IO连接部分，同一个BANK管脚到连接器接口之间走线做了等长和差分处理，对于二次开发来说，非常适合。
......
以用于实验室中正在开发的产品，以及被部署到实际应用中的产品。
以太网和PCIe是当今计算密集型和性能关键型系统中最常用的标准通信格式。因此，在归集分析和优化此类系统的性能时，它们成为了工程师用来传输需要......
万字详解智能座舱通信技术(2024-01-19)
在汽车上的应用例子：
2.2 车载以太网
车载以太网的大规模应用，实际上是随着汽车的电动化，智能化发展而来的。在分布式的EEA时代，各ECU之间需要相互传输的信号量极少，使用CAN总线......
详解智能座舱关键通信技术(2024-03-20)
在汽车上的应用例子：
2.2 车载以太网
车载以太网的大规模应用，实际上是随着汽车的电动化，智能化发展而来的。在分布式的EEA时代，各ECU之间需要相互传输的信号量极少，使用CAN总线即可实现互联。当汽车进入智能化时代，EEA......
详解智能座舱通信技术(2024-06-30)
在汽车上的应用例子：
2.2 车载以太网
车载以太网的大规模应用，实际上是随着汽车的电动化，智能化发展而来的。在分布式的EEA时代，各ECU之间需要相互传输的信号量极少，使用CAN总线......
表征微型和超微型 LED 的主要考量因素(2024-08-28)
进行脉冲或瞬态测量时，内部或外部脉冲发生器和数字转换器之间需要在光学仪器和 SMU 之间实现精确同步。这些要求导致仪器控制和布线复杂性增加。随着 SMU 通道数量的增加，精确同步变得更加重要。从测试软件开发的角度来看，整个......
表征微型和超微型 LED 的主要考量因素(2024-08-28)
了内置脉冲发生器和数字转换器。然而，它们的性能可能无法满足所需要求。在这种情况下，就必须使用外部脉冲发生器或数字转换器。
挑战 3：测试序列和物理连接的复杂性不断增加
在进行同步光学测试时，或在进行脉冲或瞬态测量时，内部或外部脉冲发生器和数字转换器之间需要......
17条PCB布局法则，轻松搞定80%以上的设计(2024-06-07)
布局要考虑散热。
5、 布局的时候需要考虑好布线通道评估、考虑好等长需要的空间。
6、 布局时需要考虑好电源流向，评估好电源通道。
7、 高速、中速、低速电路要分开。
8、强电流、高电压、强辐......
【FPGA】基于FPGA的PCIE设计(2024-12-17)
站，服务器，嵌入式计算机和通信平台等。
PCIe的两个设备之间可以实现点对点的通信串行通信，如果是多台设备需要通过交换器（Switch）进行互联，这样......
现代 ADAS 架构通信协议(2023-04-14)
头的功率损耗更高。该解决方案的另一个缺点是视频压缩和解压缩会增加链路的延迟。如果多个摄像头或其他视频源共享同一个以太网网络，则需要在压缩量（和相应的视频质量）与支持的视频通道数量之间进行权衡。通过......
不理解EMC，画不好PCB！(2024-11-06 21:18:51)
层相邻，应该适当拉大两布线层之间的层间距，缩小布线层与其信号回路之间的层间距。
3．相邻平面层应避免其投影平面重叠。因为投影重叠时，层与层之间的耦合电容会导致各层之间......
怎样才算是一名合格的PCB设计师？(2024-11-12 21:32:58)
命令是先改原理图再导入到 PCB，使之对应；而对于该操作的高级技巧操作则是改 PCB 后反导原理图使之对应。相同模块布局布线操作。一般的命令是对每个相同模块分别布局布线；而高级技巧则是线 做好......
17个不得不看PCB知识点：布局思路与原理解析(2024-12-08 17:59:18)
布局要考虑散热。
5、 布局的时候需要考虑好布线通道评估、考虑好等长需要......
基于Hi3559的8K智能摄像机硬件设计与实现(2024-07-11)
端的每个引脚放一个滤波电容，且滤波电容尽可能靠近引脚，布线要短而粗，回路要短。
DDR4 单端信号阻抗为 50 Ω，差分线阻抗为 100 Ω；焊盘到过孔之间要内层走线，并且尽可能短；所有的内层走线之间......
FPGA掀起新一轮卡位战？(2023-04-28)
每个lane 1.5Gbps，同时有PCIe硬核和ADC，在高端视频接口处理领域用的非常多；
Certus系列：Certus-NX被视为重新定义了通用FPGA......
英特尔Agilex® 7 FPGA R-Tile现已量产，为 CPU提供行业领先的带宽(2023-05-26)
采用异构多芯片架构和芯粒的设计，英特尔能够在单个设备中提供多样化的功能和灵活性，以满足不同应用的需求。这种方法消除了使用多个设备进行连接的需要，简化了系统设计和集成的复杂性，并提供了更高的可扩展性和性能。
诸多英特尔Agilex®......
车轮上的一场数据传输变革(2024-09-24)
雷达等传感器生成式的数据可以通过PCIe进行高速传输。而且，其设计不需要复杂的收发器，这可以减少系统成本。
安富利不仅能提供各种PCIe硬件产品，包括PCIe交换机、PCIe桥接器等，更能为客户提供全面的技术支持，帮助......
相关企业
;lane;;
;滔浪滔;;专注小批量与设计开发期间需求数量的现货市场
;亚吉通科技有限公司;;专注小批量与设计开发期间需求数量的现货市场
;美诺电子（香港）有限公司;;我们把所有的资源集中在现货元器件分销方面，因为我们始终坚持只有专注与一个领域才能做专做好，才能有创新.电子元器件市场是个全球的网络，有无限的空间需要开发，这个
-speed interface protocols and technologies such as PCIe, and Ethernet. PLDA provides IP cores
;深圳嘉美泰科技有限公司;;usb3.0 PCIE 卡，USB3.0 Express卡，USB2.0/USB3.0 TO SATA线、usb3.0硬盘盒、sata ide转接卡、各种硬盘盒 Rita
;西安市碑林区金宝新电子材料销售商行;;本公司主要经营金电子感光电路板是一种预涂正性感光剂的电路板。制作时间超短。不需要等待线路板厂打样时间。 使用方法：用PROTEL99SE设计好线路图，制程
;扬中市明兴绝缘材料有限公司;;江苏扬中市明兴绝缘材料有限公司,地处世界生态示范区,风景秀丽江南水乡.地处常州.镇江之间,距沪宁高速公路仅10余公里,交通便利. 我公司成立于1976年原
;深圳市钜华盛电子有限公司;;深圳市钜华盛电子有限公司—— 专业分销Maxim, Dallas集成产品。 钜华盛不断优化自身资源升竞争优势，不断投入资金进一步扩大公司的经营实力和运作效力。我们在努力为广大终端产品生产商及中间需求商之间
投入资金进一步扩大公司的经营实力和运作效力。我们在努力为广大端产品中间需求商之间构筑一座直通、便捷、高效率、低成本的桥梁和全方位为客户提供理想增值服务的同时，通过达到我们自身的成本与业绩目标，更好的为我们的客户提供一个最专业、最集中、最强