PCB工作对于很多工程师来讲就是连连看，而且还是一项非常枯燥乏味的工作。这其实只是一个初级的认知，一位优秀的工程师还是能做很多工作并能解决很多产品设计中的问题的。本文结合一些大厂的设计规则以及部分的技术文章，将分享一些中的要点，仅供参考。

1、通用做法

在进行PCB 设计时，为了使高频、高速、模拟电路板的设计更合理，抗干扰性能更好，应从以下几方面考虑：

（1）合理选择层数；在 PCB 设计中对高频、高速电路板时，利用中间内层平面作为电源和地线层，可以起到屏蔽的作用，能有效降低寄生电感；还可以降低信号间的交叉干扰。

（2）走线方式；走线按照 45°角拐弯或圆弧拐弯，这样可以减小高频、高速信号的反射和相互之间的耦合。

（3）走线长度；没有特殊要求的情况下，走线长度越短越好（有损耗要求的要根据实际情况而定）；相邻布线时，线与线之间并行距离越短越好。

（4）过孔设计以及数量；过孔设计时，要注意尽量使过孔的阻抗与传输线的阻抗相互一致或者尽量一致；同时。过孔数量越少越好，因为过孔很容易引起阻抗不连续。

（5）相邻层间布线方向；层间布线方向应该取垂直方向，就是上一层为水平方向，相邻的层为垂直方向，这样可以减小信号间的干扰。

（6）包地；很多时候，工程师都认为对重要的信号线进行包地处理，可以显著提高该信号的抗干扰 能力，但是一定要注意避免包地引入新的问题，比如是否导致空间变小，或者阻抗发生了变化。当然，还可以对干扰源进行包地处理，使其不能干扰其它信号。高速时，保护地线要还是不要，这是个问题？

（7）信号线；信号走线不能环路，减少环路引入噪声。

2、布线优先次序

关键信号线优先：摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线
密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线 最密集的区域开始布线
注意点：
a、尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大安全间距等方法。保证信号质量。
b、电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号。
c、有阻抗控制要求的网络应尽量按线长线宽要求布线。

3、时钟的布线

时钟线是对EMC 影响最大的因素之一。在时钟线上应少打过孔，尽量避免和其它信号线平行走线，且应远离噪声源或者热源，避免对信号线的干扰。同时应避开板上的电源部分，以防止电源和时钟互相干扰。

如果板上有专门的时钟发生芯片，其下方不可走线，应在其下方铺铜，必要时还可以对其专门割地。对于很多芯片都有参考的晶体振荡器，这些晶振下方也不应走线，要铺铜隔离。

(1)时钟驱动器布局在PCB中心而非电路板外围，布局尽量靠近，走线圆滑、短，非直角、非T形。

(2)避免时钟之间、与信号之间的干扰，避免几种信号平行布线，必要时采用GND屏蔽层包裹隔离，不同时钟或信号之间间距尽量远。

(3) 时钟信号尽量不采用跨界分割平面。

(4) 如果是差分时钟线，一定要注意等长。

(5)时钟晶振: 时钟线先经过负载电容，再到达晶振，周围打孔，GND屏蔽.

(6) 同源时钟: 时钟线的并联匹配电阻靠近负载芯片，串联电阻靠近时钟芯片或者CPU。

4、直角走线

直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。

其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。

直角走线的对信号的影响主要体现在三个方面：
一是拐角可以等效为传输线上的容性负载，减缓上升时间；
二是阻抗不连续会造成信号的反射；
三是直角尖端产生的EMI。

5、差分走线

差分信号在高速电路设计中的应用越来越广泛，电路中绝大多数的信号都采用了差分线结构。

使用差分线是为了抗干扰，从两个角度可以说明它的优点。

第一， 在相同电平幅度的信号中，差分线的峰峰值是单端线的两倍。

第二， 在相同的电路环境中，由于单端走线参考的是地平面，对于外界的干扰，受到的影响和地平面上受到的同一干扰表现差异很大，导致它在走线上的干扰和回流路径中的干扰无法相互抵消（单端走线电压基准为地平面）；而差分线由于是平行等长走线，在相同的电路环境中，两条走线的耦合度很高，在受到同一干扰源时，两天线上的干扰程度接近，而差分线电压基准点为对应的另外一条走线，而不是地平面，对于共模干扰有较好的抑制能力。

差分线想要更高的抗干扰能力，来获得低的误码率，提升传输速率，但他需要比单端线对一条额外的线作为信号的回流线。所以，只有在追求更高的传输速率或者更强的抗干扰能力的设计中才会不惜增加传输线的数量来保证传输的速率和更强的抗干扰能力。

对于PCB工程师来说，在设计差分传输线的时候就要做好差分对内的等长以及阻抗的一致性（等间距）。

等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。至于平常大家所说的紧耦合还是松耦合，要视情况而定。差分对紧耦合真的比松耦合好吗？

6、蛇形线

蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节传输线延时，尤其是为了满足传输线的对内或者对间等长，或者是为了满足系统时序的要求而针对性的设计。

7、电源、地线的处理

既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电源、地线的布线要认真对待，把电源、地线所产生的噪音干扰降到最低限度，以保证产品的质量。

地线和电源线的PCB布线规则如下：

1、在电源、地线之间加上去耦电容。

2、尽量加宽电源线、地线宽度，最好使地线比电源线宽。

3、在高速数字电路的PCB中使用宽的地线组成一个回路，最好有一个完整的地平面来参考。模拟电路的地不能这样使用。

4、用大面积铜层作地线，在印制板上把没被用上的地方都与地相连接作为地线用，或是做成多层板，电源和地线各占用一层。

5、对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。

地线回路规则：

地线环路尽量小，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰的噪声也越小。

去耦电容规则：

A. 在PCB上增加必要的去耦电容，滤除电源上的干扰信号，使电源信号稳定。去耦电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。

B. 在PCB设计中，一般应该使电流先经过滤波电容滤波，再供器件使用。

C. 在高速电路设计中，能否正确地使用去耦电容，关系到整个板的稳定性。

8、数字电路与模拟电路的共地处理

现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。

数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整个PCB对外界只有一个结点，所以必须在PCB内部处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的，它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。

9、信号线布在电源或者地平面上

在多层PCB布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电源和地平面层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地平面的完整性。

10、设计规则检查（DRC）

布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：

（1）线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。
（2）电源线和地线的宽度是否合适？电源与地平面之间是否紧耦合？
（3）对于关键的信号线是否采取了最佳措施，如长度、加保护线、发送（TX）线及接收（RX）线的距离（有的要求分层布线）等等。
（4）模拟电路和数字电路部分，是否有各自独立的地线或者其如何连接。
（5）在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。
（6）多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。

11、检查3W、3H原则

3W原则就是指信号线与信号线之间的中心间距为线宽的3倍。

3H原则就是指信号线与信号线之间的中心间距为信号线到参考层距离的3倍。

无论是3W还是3H原则，都是为了减少信号线之间的串扰。尤其是高速信号线或者高频信号线之间。只要能满足3H或者3W的原则，那么串扰就会非常小。但是，对于小型化产品设计而言，已经很难满足3W或者3H原则。另外，串扰的主要来源已经不再只是传输线之间的影响。