随着半导体行业的最新进展，对具有金属源极和漏极触点的肖特基势垒 (SB) 的研究正在兴起。在 SB MOSFET 中，源极和漏极构成硅化物，而不是传统的杂质掺杂硅。SB MOSFET 的一个显着特征是一个特殊的二极管，如在 I d -V ds特性的三极管操作期间指数电流增加。当在逻辑电路中应用此类器件时，小偏置电压极不可能发生，就会发生这种情况。

半导体界面的费米能级钉扎通常发生在带隙内。这导致在接触通道界面处产生显着的 SB。这会显着影响SB MOSFET 的电气特性，导致导通性能和开关动作下降。

本文介绍了 SB MOSFET 的特性和特性，以及为什么次线性是由源极侧而不是漏极侧引起的。为了支持要使用的各种实验和模拟，使用了具有硅化镍源极和漏极触点的双栅极硅纳米线晶体管。

该晶体管有两种工作模式：在第一种模式中，栅极 1 用于控制流过器件的电流，同时，大于栅极 1 最大 V gs的恒定电压施加于栅极 2。在第二次操作，程序栅极在源极，控制栅极在漏极，两个电极的边缘场调制两个电极之间未覆盖的硅沟道(p 型，10 15 cm -3)的电荷载流子浓度栅电极，因此允许设备的正常运行。单击此处访问原始文章。

模拟分析肖特基势垒二极管的次线性行为

为研究 SB FET 的次线性 I d -V ds行为，使用非平衡格林函数形式进行了自洽泊松-薛定谔模拟。到目前为止，我们考虑的是具有金属触点的纳米线 FET，在源极触点处显示 SB Ø s SB，在漏极触点处显示 Ø d SB。

假设源极和漏极与纳米线接触，这适用于硅化物接触，并描述了沉积到纳米线和金属纳米线耦合的接触，这并不弱。对于该实验，假设了 d nw的纳米线，它足够薄以解释一维电子传输，可以认为它在广泛的通道掺杂浓度范围内完全耗尽。因此，这改变了沟道掺杂中的内建电势 Ф bi。该设备的静电可以在泊松方程中进行修改。

从上面的等式中，λ是电位变化的屏蔽长度尺度，反映了所考虑的器件几何形状，Ф g + Ф bi是栅极和内置势能，Ф f ( x ) 是通道处的势能介电接口。此外，n ( x ) 是移动电荷密度，ε 0 是纳米线的真空度和相对介电常数。

仿真后得到的结果(肖特基势垒)

在单栅器件的情况下，λ=((εnw/εox)dnwdox)1/2，dnw=1nm和dox = 4 nm都可以获得相同的筛选。因此，筛选长度λ在两种情况下都是常数，导致电荷密度和电位的差异。

次线性行为随着ΦdSB的降低而降低，可以看出漏端SB消失。当观察不同偏置电压下的导通带时，就可以理解次线性行为的原因。

准费米能级在源极侧下降，因此与漏极费米能级相同。因此，在这种情况下，次线性行为完全是由于SB的源侧。在图3中，如图4所示，应用的相当一部分偏差在漏极SB上下降，这再次导致了次线性行为。

提到了dnw和dox。如果dnw减小，而dox增加，则次线性行为就会增加。这导致了源侧的电位分布的电荷介导的影响。除此之外，载流子密度减小，氧化物电容增加，因此，电荷对电位分布的实质性影响较小。

结论

漏极电流作为 V ds函数的次线性增加已通过各种模拟显示，这是由于沟道中的电荷对通过 SB MOSFET 的源极侧的载流子注入的影响而发生的。正如仿真所示，当 V ds增加时，通道中存在的电荷会从平衡值动态减少到与通过 SB MOSFET 源极的传输概率成正比的值。

当电荷产生增加的增益影响时，可以观察到 SB MOSFET 的典型次线性输出特性。实验是使用双栅极硅纳米线 SB 的测量进行的。