单颗芯片容纳1万亿个晶体管?我们的世界是否还需要更好的晶体管?

发布时间:2023-01-10  

泛指一切以半导体材料为基础的单一元件,包括各种半导体材料制成的二极管、三极管、场效应管、晶闸管等。晶体管具有检波、整流、放大、开关、稳压、信号调制等多种功能,晶体管可用于各种各样的数字和模拟功能。1947年12月16日,威廉·邵克雷(William Shockley)、约翰·巴顿(John Bardeen)和沃特·布拉顿(Walter Brattain)成功地在贝尔实验室制造出第一个晶体管。晶体管是现代电器的最关键的元件之一。晶体管之所以能够大规模使用是因为它能以极低的单位成本被大规模生产。

1947年12月,人类第一代半导体放大器件在贝尔实验室诞生,其发明者肖克利及其研究小组成员将这一器件命名为晶体管。就是这一小小的晶体管,在此后的75年不断改写世界,与此同时,晶体管本身的发展也进入瓶颈,放缓。

晶体管诞生的第75年,还可以用哪些方法延续?

晶体管的诞生据说是创造了第一个组装晶体管,称为“点接触晶体管”。图片由诺基亚贝尔实验室提供

根据 Brattain 的笔记,发明“点接触晶体管”的突破时刻是在 12 月 16 日。但据说是在 1947 年 12 月 23 日下午,Brattain 和 HR Moore 为公司的经理和同事进行了演示。而那个日期通常被称为晶体管的诞生日。

在本文中,我们汇总了一些关于电路的重要文章,这些文章讲述了晶体管的历史故事。

两次诺贝尔奖获得者和晶体管的联合发明人:约翰巴丁

他可能不是一个家喻户晓的名字,但约翰·巴丁是电子史上最重要的工程师之一。

1958 年,Bardeen 因晶体管的发明而首次获得诺贝尔奖,并与他在贝尔实验室的同事 威廉·肖克利(William Shockley)和 沃尔特·布拉顿(Walter Brattain)分享了这一奖项。

后来,在 1972 年,他再次获奖,这次是与 Leon Cooper 和 John Schrieffer 分享超导理论。

胡正明在演讲中给出了肯定的回答,“是的,我们需要新的晶体管”,并给出了三个理由:

第一,随着晶体管的改进,人类掌握了从未想象到的新能力,例如计算和高速通信、互联网、智能手机、内存和存储、计算机技术、人工智能,可以想象的是,未来还会有其他新技术涌现出来;

第二,晶体管广泛的应用正在改变所有技术、工业和科学,同时半导体技术的演进不想其他技术一样受到其材料和能源使用的限制,IC使用相对较少的材料就可以生产,并且正在变得越来越小,使用的材料也越来越少,IC本身也在变得更快更高效;

第三,理论而言,信息处理所需的能量依然可以减少到今天所需能量的千分之一以下,虽然我们可能还不知道如何达到这种理论效率,但我们知道这在理论上可行,而其他大部分技术的能源效率已经达到理论极限。

“我相信晶体管现在是,并将继续是应对全球变暖的关键,气候变化可能会给社会、经济和个人带来巨变,因此我们需要更强大的工具来应对这种变化。“胡正明说道。

但是,任何基于 chiplet 的设计的首要目标是在利用基于 chiplet 的方法的经济效益的同时,保留单单片处理器内部数据路径的功耗和性能(延迟、带宽)的最佳属性,例如采用前沿工艺制造良率更高的chiplet,使用较旧、较便宜的节点来实现密度改进较小的其他一些功能的能力。

在不久之前,我们曾披露,复旦大学微电子学院的周鹏教授,包文中研究员及信息科学与工程学院的万景研究员,创新地提出了硅基二维异质集成叠层晶体管技术。

该技术利用成熟的后端工艺将新型二维材料集成在硅基上,并利用两者高度匹配的物理特性,成功实现 4 英寸大规模三维异质集成互补场效应晶体管。

该技术成果的文章发表在 nature electronics,并受到大家广泛关注。在这里,我们把文章全文翻译,供大家参考。

大规模集成电路的特征尺寸缩小依赖于新型材料、器件架构和工艺流程的持续创新,大数据和即时数据的传输逐渐成为信息技术发展的主要趋势。

目前已经提出了诸如鳍型场效应晶体管(FinFET)、全栅(GAA)以及垂直堆叠的叉片和 CFET 器件等巧妙的器件架构,缩小的尺寸可增加集成密度并提高性能。其中,CFET 架构(PMOS 和 NMOS 器件垂直堆叠并由同一公共栅极控制)已被证明可以减少 42-50% 的面积,性能提高 7%,与传统的互补金属氧化物半导体(CMOS)器件相比,成本降低了 12%10。

文章来源于:21IC    原文链接
本站所有转载文章系出于传递更多信息之目的,且明确注明来源,不希望被转载的媒体或个人可与我们联系,我们将立即进行删除处理。

相关文章

    他产品生产了5纳米和3纳米芯片。这一次,苹果正与TSMC合作开发2纳米芯片,这将用于未来的产品。3纳米或2纳米制造工艺指的是芯片的具体架构,而纳米计数的减少意味着晶体管将变得更小。 除了2纳米芯片外,先前......
    行业参与者都在争先恐后。较小的节点允许在给定区域放置更多晶体管,从而提高电源效率。 第一代 3 纳米芯片将能够将功耗降低近一半,同时大幅提高性能。 在过去的几十年里,芯片制造商一直试图将更多的晶体管......
    半年将推出的第一代4纳米芯片的量产计划、2022年第二代4纳米芯片的量产计划,以及2023年第二代3纳米芯片的量产计划。但是,其中就是未包括了先前三星所宣布的,即将在 2022 年推出的第一代3纳米芯片......
    豪赌先进制程,三星快台积电一步?;6月28日消息,《韩国日报》报道三星将于6月30日开始量产3纳米芯片。 2021年三星在年度晶圆代工论坛(SFF)上,介绍了其基于GAA 晶体管结构的3纳米......
    倍。 CCD、IOD都算上,Zen4锐龙处理器最多集成165亿个晶体管,霄龙则达到了恐怖的902亿个! Intel Sapphire Rapids第四代至强没公布有多少晶体管......
    可能在接下来几个月开始量产,3纳米芯片则预计2022下半年大规模生产。 台积电宣称,3纳米制程仍采用原有的FinFET(鳍式场效晶体管),比5纳米制程的性能提高15%、功耗降低30%、逻辑密度提高70%,预计2022......
    布的iPhone系列的高端机型。 台积电的N3E技术是目前第一代3纳米技术(N3)的升级版,预计将于今年开始进行测试,明年下半年开始批量生产。 纳米尺寸是指芯片上晶体管之间的宽度。当芯片上晶体管......
    在全球先进晶圆中,三星占有25%,而台积电占有66%,知情人士认为三星看到了缩小差距的机会。 该韩国企业去年首次开始量产其3纳米芯片,称为“SF3”,并首次切换到一种名为“全围栅”(GAA)的新晶体管......
    称台积电已经向苹果公司展示了 2 纳米芯片原型,预计将于 2025 年推出。 据说,苹果公司与台积电紧密合作,竞相开发和实施 2 纳米芯片技术,该技术将在晶体管密度、性能和效率方面超越目前的 3 纳米芯片......
    很可能将其技术升级到3nm工艺。 本周一,台积电创始人张忠谋对媒体证实了这一消息。 当被媒体问及“台积电目前最先进的3纳米芯片技术是否有可能转移到别的国家,例如美国?”时,张忠谋回答:“对。” 他接......

我们与500+贴片厂合作,完美满足客户的定制需求。为品牌提供定制化的推广方案、专属产品特色页,多渠道推广,SEM/SEO精准营销以及与公众号的联合推广...详细>>

利用葫芦芯平台的卓越技术服务和新产品推广能力,原厂代理能轻松打入消费物联网(IOT)、信息与通信(ICT)、汽车及新能源汽车、工业自动化及工业物联网、装备及功率电子...详细>>

充分利用其强大的电子元器件采购流量,创新性地为这些物料提供了一个全新的窗口。我们的高效数字营销技术,不仅可以助你轻松识别与连接到需求方,更能够极大地提高“闲置物料”的处理能力,通过葫芦芯平台...详细>>

我们的目标很明确:构建一个全方位的半导体产业生态系统。成为一家全球领先的半导体互联网生态公司。目前,我们已成功打造了智能汽车、智能家居、大健康医疗、机器人和材料等五大生态领域。更为重要的是...详细>>

我们深知加工与定制类服务商的价值和重要性,因此,我们倾力为您提供最顶尖的营销资源。在我们的平台上,您可以直接接触到100万的研发工程师和采购工程师,以及10万的活跃客户群体...详细>>

凭借我们强大的专业流量和尖端的互联网数字营销技术,我们承诺为原厂提供免费的产品资料推广服务。无论是最新的资讯、技术动态还是创新产品,都可以通过我们的平台迅速传达给目标客户...详细>>

我们不止于将线索转化为潜在客户。葫芦芯平台致力于形成业务闭环,从引流、宣传到最终销售,全程跟进,确保每一个potential lead都得到妥善处理,从而大幅提高转化率。不仅如此...详细>>