葫芦电子社区-电子元器件库存搜索引擎，为您网罗全球厂商代理商库存

资讯

中被广泛用于设计约束的SDC格式文件，Propel SDK使用基于Eclipse的行业标准工具。同时，莱迪思综合工具广泛还覆盖了各种设计入门语言，包括FPGA支持的所有标准语言，如VHDL、Verilog和......
利用强大的软件设计工具为FPGA开发者赋能;软件和解决方案部 黄琦 许多嵌入式系统的开发者都对使用基于FPGA的SoC系统感兴趣，但是基于传统HDL硬件描述语言的FPGA开发......
中被广泛用于设计约束的SDC格式文件，Propel SDK使用基于Eclipse的行业标准工具。同时，莱迪思综合工具广泛还覆盖了各种设计入门语言，包括FPGA支持的所有标准语言，如VHDL、Verilog和......
两者的优势为FPGA开发打造一把“利剑”。 说明 接下来，将介绍如何创建 Vitis-HLS 项目并将其与自定义 Verilog 模块......
于项目的RISC-V作业。 从2023年秋季开始，Codasip大学项目将利用Intel Pathfinder开发RISC-V FPGA开发板，用于研究生SoC和本科生高级合成（HLS）和Verilog课程......
于项目的RISC-V作业。从2023年秋季开始，Codasip大学项目将利用Intel Pathfinder开发RISC-V FPGA开发板，用于研究生SoC和本科生高级合成（HLS）和Verilog课程......
，也有同样的发展趋势，但不是那么众所周知。传统上，FPGA是在Verilog或者VHDL中手动进行编程的，使用定点(整数)数字表示，编程人员决定底层实现，例如，什么时候插入流水线寄存器等。即使......
代码进行转化完成verilog的FPGA图像去雾算法。 Matlab去雾算法的结果展示： 图1 实验结果1......
字系统设计中解决接口和互用性问题显得尤为重要， FPGA技术的迅速发展使得接口问题有了好的解决方案。例如，现有的高性能接口IP及高速物理I/O的FPGA，可满足10Gb/s以上......
最初都采用原理图捕获，直到 FPGA 变得太大且复杂，无法实现原理图。 20 世纪 90 年代初，随着 FPGA 变得越来越大，Verilog 或 VHDL 中的 HDL 编码开始取代原理图输入。我的......
与部署 Verilog 到 米尔的ZU3EG FPGA开发板 当 HLS 生成的 RTL 代码准备就绪后，可以使用 Vivado 将模型部署到 FPGA。 1. Vivado......
FPGA三人表决器;一、项目介绍 相信大家对电视中的选秀节目并不陌生，我们常常能够见到一种比赛规则：当三名评委中有两名及以上同意选手晋级时，该选手才能晋级，那么如何去实现该项目呢？本文......
FPGA学习：点亮LED; 恭喜你拿到我们的开发板，在这个系列教程里你将更深入学习的设计同时更深入了解我们的。如果你还没有开始使用，也可以从这里一步一步开始你的可编程逻辑学习。请先......
Community，原作者soledad。 PLU是NXP的LPC804和LPC5500系列MCU具有的特殊外设，英文Programmable Logic即可编程逻辑单元，它相当于一个简单的FPGA，可以......
-MAX10开发板虽然很小巧，上面也集成了不少外设，在本实验里我们就看看如何用控制简单外设，如何用按键或者开关控制的亮和灭。 这是开发板上的8个红色，1~8信号连接到FPGA的引脚，作为FPGA输出......
Altera MAX10: 时钟分频; 在之前的实验中我们已经熟悉了的各种外设，掌握了verilog的组合逻辑设计，接下来我们将学习的设计。本文引用地址： ====硬件说明==== 时钟......
Lattice MXO2: 时钟分频; 在之前的实验中我们已经熟悉了的各种外设，掌握了verilog的组合逻辑设计，接下来我们将学习的设计。本文引用地址： 硬件说明 时钟......
出低电平时LED变亮，当FPGA输出高电平时LED熄灭，当两种或者三种颜色变亮时会混合出不同颜色，一共能产生8种颜色。 Verilog代码......
输出信号控制。当输出低电平时LED变亮，当FPGA输出高电平时LED熄灭，当两种或者三种颜色变亮时会混合出不同颜色，一共能产生8种颜色。 ====Verilog代码......
京微雅格重磅之作―新版FPGA/CAP设计套件Primace5.0;作为国内唯一一家具有完全自主知识产权的FGPA与可配置应用平台CAP（Configurable Application......
Verilog实现DDS 正弦波发生器; DDS简介: DDS 同 DSP（数字信号处理）一样，是一......
将能够免费下载开发软件，且无需支付授权费。该软件提供两种开发模式，以适应新老FPGA开发人员的需求：即使用基于原理图捕获开发流程的“宏单元模式”，以及为资深FPGA设计师带来熟悉Verilog环境的“HDL......
将能够免费下载开发软件，且无需支付授权费。该软件提供两种开发模式，以适应新老FPGA开发人员的需求：即使用基于原理图捕获开发流程的“宏单元模式”，以及为资深FPGA设计师带来熟悉Verilog环境的“HDL......
将能够免费下载开发软件，且无需支付授权费。该软件提供两种开发模式，以适应新老FPGA开发人员的需求：即使用基于原理图捕获开发流程的“宏单元模式”，以及为资深FPGA设计师带来熟悉Verilog环境的“HDL......
原理 时钟信号的处理是的特色之一，因此也是设计中使用频率非常高的基本设计之一。一般在FPGA中都有集成的锁相环可以实现各种时钟的分频和倍频设计，但是通过语言设计进行时钟分频是最基本的训练，在对......
FPGA设计必须注意的设计原则; 1.面积与速度的平衡与互换 这里的面积指一个设计消耗 FPGA/CPLD 的逻辑资源的数量，对于 FPGA 可以用消耗的 FF（触发......
FPGA设计必须注意的设计原则; 1.面积与速度的平衡与互换 这里的面积指一个设计消耗 FPGA/CPLD 的逻辑资源的数量，对于......
新的板卡都已使用串行闪存来配置FPGA。 可以使用闪存中未使用的内存空间作为代码内存。 0 Spoc 可以参数化。目前，第一个实现“Spoc0”不是。Spoc0 具有以下固定特征： 4 种数......
Verilog HDL之步进电机驱动控制;Verilog HDL 之 步进电机驱动控制 步进电机的用途还是非常广泛的，目前打印机，绘图仪，机器人等等设备都以步进电机为动力核心。那么，下面......
优化 FPGA HLS 设计; 优化 FPGA HLS 设计 用工具用 C 生成 RTL 的代码基本不可读。以下是如何在不更改任何 RTL 的情......
FPGA实现OFDM通信;中调制使用IFFT，解调使用IFFT，在实现系统中，FFT和IFFT时必备的关键模块。在使用Xilinx的7系列（KC705）实现系统时，有以下几种选择：本文引用地址：（1......
数据库也需要一些工作量。当然，仅仅提供RTL代码和相应的约束条件是不够的。为了简化将IP核集成到现有电路中的工作，通常提供以下数据库：•     Verilog中的RTL设计•     RTL能够在客户选择的FPGA逻辑......
++ 代码，并合成为 Verilog 或 VHDL 语言的 RTL 加速器，以便在芯片中实现。 Catapult AI NN集成了用于机器学习硬件加速的开源软件包hls4ml，以及......
基于matlab FPGA verilog的FIR滤波器设计; 本次设计实现8阶滤波器，9个系数，由于系数的对称性，h(0)=h(8)，h1(1)=h(7......
了几款流行应用框架的整合，包括Caffe（深度学习应用），FFMPEG（视频处理）以及SQL（数据库）。通过这样的整合，云端服务器的程序员无需使用Verilog/VHDL硬件描述语言就可以在可重配置加速栈中使用FPGA......
VGA接口原理与Verilog实现编程案例解析;一、 软件平台与硬件平台 软件平台： 1、操作系统：Windows-8.1 2、开发套件：ISE14.7 3、仿真工具：ModelSim-10.4......
System Verilog的概念以及与verilog的对比; SystemVerilog是一种硬件描述和验证语言（HDVL），它基......
赛灵思 FPGA 中实现浮点设计，但这种设计流程需要设计人员了解 VHDL 或 Verilog，而且仿真工作对 DSP 开发人员来说也是一种挑战。现在有了 ISE 13.3 设计套件，设计......
用FPGA做正交解码; 非常适合用逻辑来实现正交解码的功能。本文引用地址： 什么是正交信号？ 正交信号是两个相位差为90度的信号。它们在机械系统中用于确定轴的运动（或旋转）。 这是......
时成像系统 《优秀的IC/FPGA开源项目》是新开的系列，旨在介绍单一项目，会比《优秀的 Verilog/FPGA开源项目》内容介绍更加详细，包括但不限于综合、上板测试等。两者相辅相成，互补......
Verilog RTL代码和测试环境外，还包括xSPI PHY和软件、FPGA原型验证平台和基于第三方UVM的VIP。Arasan xSPI PHY与Arasan的xSPI + PSRAM主机IP配合......
使用Verilog来编程FPGA;是依赖数字逻辑的数字器件，计算机硬件使用的是数字逻辑，每一个计算，屏幕上每一个像素的呈现，音乐轨的每一个note都是使用数字逻辑构成的功能块来实现的。 虽然......
on MicroPython 播放音频文件 转换MP3音频文件为Wav文件 buzzer_music 5 Verilog编程（FPGA） 在FPGA中使用PWM来驱动蜂鸣器，使用......
联合解决方案能够实现更早的软件开发和测试，以及加速CPU中心系统的验证。” 在EDA和Verilog演变中的成功经历 Imperas创始人Davidmann在电子设计自动化行业有着辉煌的业绩，而这......
VHDL精密，Verilog简洁，但要写好都要遵守这25条通则; 当前最流行的硬件设计语言有两种，即 VHDL 与 Verilog HDL，两者各有优劣，也各......
WIFI_ESP8266通信系统设计;实验任务 任务：基于 和 底板 完成WIFI_ESP8266通信系统设计并观察调试结果 要求：通过手机或电脑网络调试助手给ESP8266模块发送数据，FPGA......
Verilog HDL简介&基础知识1; Verilog 是 Verilog HDL 的简称，Verilog HDL 是一种硬件描述语言（HDL：Hardware Description......
我们直接查看DAC081S101的芯片手册。 DAC081S101管脚说明表： 注：Din信号在SCLK的节拍下传输数据，当SCLK下降沿时Din数据被锁存到移位寄存器，所以FPGA控制在上升沿更新Din数据......
为有限状态自动机，简称状态机，是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。本文所讲的是基于硬件描述语言Verilog HDL的有限状态机的编写技巧及规范。众所周知FPGA以其......
Verilog HDL基础知识9之代码规范示例;2.Verilog HDL 模板......

相关企业

北京流歌科技有限公司
;北京流歌科技有限公司;;本公司专注于开发高阶FPGA 板卡、FPGA项目、嵌入式软硬件平台等。在FPGA高速板卡、系统电路研发及IP核测试验证等方面、科技科技有着独特的技术优势。目前
北京昕宁伟业电子科技发展有限公司
;北京昕宁伟业电子科技发展有限公司;;中创致远是国内提供FPGA/DSP开发工具和解决方案的专业团队.经过多年发展, 中创致远已经成为国内FPGA/DSP设计
plda
and FPGA that aim to accelerate time-to-market for embedded electronic designers. PLDA specializes in high
张宝庭
;张宝庭;;FPGA设计
赛灵思半导体（深圳）有限公司销售五部
;赛灵思半导体（深圳）有限公司销售五部;;赛灵思半导体（深圳）有限公司 ,专注于FPGA领域，作为中国大陆地区Xilinx独立分销商，凭借原厂优势渠道资源，专业致力于FPGA研发及销售，国家
赛灵思半导体（深圳）有限公司
;赛灵思半导体（深圳）有限公司;;赛灵思半导体（深圳）有限公司 ,专注于FPGA领域，作为中国大陆地区Xilinx独立分销商，凭借原厂优势渠道资源，专业致力于FPGA研发及销售，国家
麦多科技有限公司
;麦多科技有限公司;;FPGA
Tsinghua University
;Tsinghua University;;开发dsp、FPGA信号处理系统
上海曙海科技
;上海曙海科技;;曙海嵌入式学院提供以下课程的培训--中国最大的FPGA,DSP和3G手机通信培训机构：FPGA培训,DSP培训,MTK培训,Android培训,Symbian培训,iPhone培训
经纬电子器件有限公司
;经纬电子器件有限公司;;专营各种FPGA芯片