Spoc CPU软核 Part 2-主要特征

发布时间:2024-01-22  
  • 逻辑使用量小

    本文引用地址:
  • 通用架构,可在 Xilinx 和 Altera 中轻松运行。也可以很容易地移植到ASIC。

  • RISC:

    • 小指令集

    • 多个累加器,多种数据大小

    • 双寄存器文件

    • 每条指令中的条件执行

  • 数据存储器:使用(至少)一个模块

  • 代码存储器:使用串行闪存或块

被设计为几乎是免费的,即在中占用很少的空间,并从串行闪存中执行。 许多新的板卡都已使用串行闪存来配置FPGA。 可以使用闪存中未使用的内存空间作为代码内存。

0

Spoc 可以参数化。
目前,第一个实现“Spoc0”不是。

Spoc0 具有以下固定特征:

  • 4 种数据大小/累加器:1、8、16 和 32 位

  • 2 个寄存器文件,每个寄存器 32 个寄存器,每个寄存器宽度为 16 位

  • 64Kbits的数据寻址空间

  • 64Kbits的代码寻址空间

  • 至少使用 2 个块函数(一个用于数据空间,一个用于代码空间)

  • 大约 300 行 Verilog

  • 最大时钟速度在 90-110MHz 范围内(Spartan 3/Cyclone 2,最慢速度等级)

  • 逻辑使用,约 175 个切片/300 个逻辑单元(Spartan 3/Cyclone 2)。

Spoc0 有多快?

当然,这取决于您的时钟速度以及您正在运行的指令类型...... 但即使在 100MHz 时,Spoc0 也可能比其他可用的 CPU 慢。

1705887649340637.png

(1) Xilinx Spartan 3 或 Altera Cyclone 2,速度最慢等级
注意:所提供的表格不保证准确性或公平性(很难公平地比较不同的 CPU)

在设计 Spoc0 时,我们的目标不是获得尽可能快的 CPU,而是针对当今 FPGA(和 ASIC)的小型(低逻辑使用率)CPU。
在 CPU 世界中,速度和逻辑使用是成对的。 快速 CPU 使用固有的宽总线 - 这增加了它们的逻辑使用率。 Spoc0 采用相反的方法,将总线宽度与时钟周期进行权衡。 换句话说,Spoc0 序列化了它的许多任务(它每条指令使用更多的时钟周期),但仍然很纤薄。 将来,一些任务可以选择并行化 - 代价是更高的逻辑使用率。

上一篇:

下一篇:

文章来源于:电子产品世界    原文链接
本站所有转载文章系出于传递更多信息之目的,且明确注明来源,不希望被转载的媒体或个人可与我们联系,我们将立即进行删除处理。

我们与500+贴片厂合作,完美满足客户的定制需求。为品牌提供定制化的推广方案、专属产品特色页,多渠道推广,SEM/SEO精准营销以及与公众号的联合推广...详细>>

利用葫芦芯平台的卓越技术服务和新产品推广能力,原厂代理能轻松打入消费物联网(IOT)、信息与通信(ICT)、汽车及新能源汽车、工业自动化及工业物联网、装备及功率电子...详细>>

充分利用其强大的电子元器件采购流量,创新性地为这些物料提供了一个全新的窗口。我们的高效数字营销技术,不仅可以助你轻松识别与连接到需求方,更能够极大地提高“闲置物料”的处理能力,通过葫芦芯平台...详细>>

我们的目标很明确:构建一个全方位的半导体产业生态系统。成为一家全球领先的半导体互联网生态公司。目前,我们已成功打造了智能汽车、智能家居、大健康医疗、机器人和材料等五大生态领域。更为重要的是...详细>>

我们深知加工与定制类服务商的价值和重要性,因此,我们倾力为您提供最顶尖的营销资源。在我们的平台上,您可以直接接触到100万的研发工程师和采购工程师,以及10万的活跃客户群体...详细>>

凭借我们强大的专业流量和尖端的互联网数字营销技术,我们承诺为原厂提供免费的产品资料推广服务。无论是最新的资讯、技术动态还是创新产品,都可以通过我们的平台迅速传达给目标客户...详细>>

我们不止于将线索转化为潜在客户。葫芦芯平台致力于形成业务闭环,从引流、宣传到最终销售,全程跟进,确保每一个potential lead都得到妥善处理,从而大幅提高转化率。不仅如此...详细>>