资讯
跨越时钟域(2023-12-26)
下波形中，您可以看到慢速移动的信号被两个触发器同步（和延迟）到 clkB 域：
跨时钟域 2 - 标志
另一个时钟域的标志
如果需要跨越时钟域的信号只是一个脉冲（即它只持续一个时钟周期），我们......
【vivado约束学习四】跨时钟域路径分析(2024-12-13)
【vivado约束学习四】跨时钟域路径分析;
【vivado约束学习四】跨时钟域路径分析
若要查看跨时钟域路径分析报告，可选......
异步FIFO设计，搞清楚这7点就够了！(2024-12-19)
8的例子，若使用格雷码，则应该是7（0100）--8（1100），这样就只有1个bit的变化了（最高位），这样就将多bit信号的跨时钟域转变成了单bit信号的跨时钟域，而单个bit的跨时钟域......
FPGA图像处理方法详解(2024-12-18)
的问题，因此可以先将采集的图像数据存入到FIFO中，然后再存进SRAM中。
（2）不同时钟域之间会产生亚稳态情况：当信号通过两个时钟域的交界处时，将会分别由两个时钟来控制信号的值，此时如果两时钟信号的......
vivado时序异常分析(2024-12-19)
set_min_delay命令进行约束（通常称为in-to-out I/O路径）。
某些异步信号间没有时钟关系，但是需要最大延迟约束。比如我们通常用set_clock_groups划分两个异步时钟域，但有时我们需要确保两个时钟域......
来学习了！复位电路基础知识点~(2024-12-13 17:47:52)
复位脉冲丢失，同步复位电路没有起到作用，时序图如下所示：
解决办法:
一方面，可以采用脉冲捕捉电路，这个电路在我的跨时钟域控制信号......
灿芯半导体推出两项创新技术用于DDR物理层(2022-07-08)
迟） 技术在读数据通路上，采用了两种可选的、独特的采样方式进行数据转换，而不像其他DDR物理层供货商采用FIFO进行跨时钟域转换，此技术将延迟降低到最小，节省了硅面积。
True-Adaptive......
vivado三种常用IP核的调用(2024-12-19)
中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。
今天介绍的是vivado的三种常用IP核：时钟倍频（Clocking Wizard），实时仿真（ILA......
FPGA复位的8种技巧(2024-12-19)
独复位桥生成的全局复位。
技巧 2：复位桥接电路实现了一种安全的机制，可以同步地对异步复位取消断言。使用复位桥接电路，每个时钟域都需要全局复位的局部版本。
在图 3 所示的电路中，假定为复位桥和相关逻辑提供时钟信号的时钟......
一文帮你讲透复位电路，复位电路工作原理详解，图文+案例(2024-11-02 23:15:58)
先经过前级的同步释放之后，就不存在亚稳态稳定好导致的输出rst_n不一致的问题了。
最后说一下多时钟域的复位：在多时钟域复位中，外部的异步复位信号的同步释放应该各自的时钟进行同步，比如异步FIFO中......
基于 FPGA 的低成本、低延时成像系统(2024-12-07)
官方对于特殊情况建议使用下面的架构：
去掉了VDMA，但是对于时钟系统要去更高，对于视频输入输出在不同时钟域情况下是使用不了的，所以整体要求比较高。但是砍掉了VDMA和DDR，所以整体成本会低很多。关于没有VDMA情况下的各个IP的设......
STM32 USB 设备音频数据流(2023-02-27)
. USB的参考时钟（SOF）并不跟系统时钟同步，主要表现在三个方面：
由于温度、电压的不同，引起时钟信号的变化，会产生一些Jitter；
时钟本身的精准度会产生一些Drift；
两个时钟......
FPGA计数器的艺术(2023-12-28)
1110
1010
1011
1001
1000
and then wraps back to 0000...
格雷码对于跨时钟域发送值很有用（这样它的不确定性仅为 1）。
创建 Gray 计数......
永磁同步电机控制系统仿真—控制器模型的整体结构(2024-08-30)
器模型
PWM比较器产生控制器模型触发信号
整个系统仿真模型建模完成后，点击Simulink的左侧模型的图标，选择Colors，查看Simulink模型中不同模块的仿真速率。如下图所示，其中红色表示仿真......
音频总线I2S协议：I2S收发模块FPGA的仿真设计(2024-01-10)
利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专门用于音频设备之间的数据传输，广泛应用于各种多媒体系统。I2S采用了沿独立的导线传输时钟与数据信号的设计，通过将数据和时钟信号分离，避免了因时差诱发的失真，为用......
多速率仿真、同步和异步、永磁同步电机控制器模型概述(2024-08-23)
以上的仿真速率，以保证电机位置和速率的精确模拟。
04
PWM比较器模型部分，通常情况下PWM比较器的三角波都是通过一个高频率时钟进行计数来产生的。这个时钟一般都大于10MHz，以保证PWM输出......
xilinx FPGA中oddr，idelay的用法详解(2024-01-31)
语不太熟练，在vivado的tools-> language templates中搜索iddr 等关键词，可以看到A7等器件下原语模板。复制出来照葫芦画瓢，再仿真一下基本就能学会怎么用了。本文......
以AT89S52单片机为控制核心的数字频率计设计(2023-09-07)
运行按钮，得到最后的仿真结果如图5所示。
图5 频率为1.4KHZ信号的仿真结果
图6 频率为230HZ信号的仿真结果
5 结论
数字频率计是一种基本的测量仪器，是用数字显示被测信号频率的仪器，由于......
AMD推出为超低时延电子交易专属打造的基于FPGA的加速卡(2023-09-28)
收发器与超低时延 GTF 收发器的仿真比较。......
，并从其派生出使能信号(而不是分频时钟)。然后使用这些使能信号来实现所需的时钟域，结果是时钟域之间都是物理同步。
IP核内时钟分配的另一种可能性是使用锁相环/延迟......
京微雅格重磅之作―新版FPGA/CAP设计套件Primace5.0(2013-10-28)
驱动的布局布线是一种已经被广泛证明与接受的设计方法，设计人员通过描述设计的时序约束（包括核心频率约束，I/O约束，例外约束，特定路径约束，跨时钟域约束等）可以有效指导布局布线程序高效、高质......
实验12：边沿触发的D触发器(2023-10-10)
验的任务是描述一个带有边沿触发的同步电路，并通过STEP 开发板的12MHz晶振作为触发器时钟信号clk，拨码开关的状态作为触发器输入信号d，触发器的输出信号q和~q，用来分别驱动开发板上的LED，在clk上升......
Cadence 推出新版 Palladium Z2 应用，率先支持四态硬件仿真和混合信号建模技术来加速 SoC 验证;
内容提要
• 四态硬件仿真应用可加速需要 X 态传播的仿真任务
• 实数建模应用可加速混合信号设计软件仿真......
本土EDA重大发布！企业级国产硬件仿真系统OmniArk芯神鼎揭秘！(2023-03-20)
程（进程）并行综合；
● 超大规模的用户内存自动建模映射
● 多时钟域时序分析，运行频率估算
● Smart P&R技术，帮助参数智能优化
● 增量编译，减少编译时间
选择高性能的软件开发工具往往能够大大提高硬件仿真......
将ASIC IP核移植到FPGA上——如何确保性能与时序以完成充满挑战的任务！(2024-08-26)
编程逻辑模块中经常使用一种兼容FPGA的时钟分布。不是使用许多不同的、彼此之间有明确联系的时钟信号，而是使用一个单一的时钟信号，并从其派生出使能信号（而不是分频时钟）。然后使用这些使能信号来实现所需的时钟域，结果是时钟域......
DDR5 时代来临，新挑战不可忽视(2023-10-19)
完整性解决方案必须考虑反射、串扰、时序和其他效应，并配备相应的仿真和规则检查技术。值得注意的是，要想有效地实施兼顾电源影响的信号完整性仿真，需要在规则检查和布线后的分析阶段进行，因为平面和信号的......
DDR5 时代来临，新挑战不可忽视(2023-10-19)
方法（图 1）。兼顾电源影响的信号完整性解决方案必须考虑反射、串扰、时序和其他效应，并配备相应的仿真和规则检查技术。值得注意的是，要想有效地实施兼顾电源影响的信号完整性仿真，需要......
DDR5时代来临,新挑战不可忽视(2023-10-19)
完整性解决方案必须考虑反射、串扰、时序和其他效应，并配备相应的仿真和规则检查技术。值得注意的是，要想有效地实施兼顾电源影响的信号完整性仿真，需要在规则检查和布线后的分析阶段进行，因为平面和信号的相互作用/耦合......
Cadence 推出新版 Palladium Z2 应用，率先支持四态硬件仿真和(2024-01-22)
进行低功耗验证。
· 实数建模应用：业内首个实数模型硬件仿真功能，可加速混合信号设计的仿真。
· 动态功耗分析应用：新一代大规模并行架构，可对复杂的 SoC 进行数十亿逻辑门、百万时钟......
AMD 推出为超低时延电子交易专属打造的基于FPGA 的加速卡(2023-09-30)
FPGA 架构查找表（ LUT ）以及 1,680 个数字信号处理（ DSP ）计算片，旨在加速硬件中的定制交易算法，令交易商能够根据不断演进的策略和市场条件定制其设计。该产品为采用 Vivado™ 设计......
硬件辅助验证产品解读之FPGA原型验证系统VS硬件仿真器(2022-05-25)
计容量，全自动化的软件设置实现流程，基本无需修改硬件连接配置，以及灵活多样的全系统仿真调试能力，包括：
信号的追踪深度更深（达数十亿仿真周期）
信号的条件触发、动态探针插入、离线调试
拥有不限量的时钟域......
Linear推出低相位噪声整数N合成器LTC6951(2016-03-23)
分频器输出之间，保持可重复和确定性的相位关系。ParallelSync™多芯片并联同步功能允许按照公共基准时钟对多个 LTC6951 IC 的输出重新定时。这就允许在基准时钟域与基准一致的同步，并易......
AMD 推出为超低时延电子交易专属打造的基于FPGA 的加速卡(2023-10-07 11:19)
收发器的仿真比较。......
AMD 推出为超低时延电子交易专属打造的基于FPGA 的加速卡(2023-10-07 11:19)
收发器的仿真比较。......
Cadence 推出新版 Palladium Z2 应用，率先支持四态硬件仿真和混合信号建模技术来加速 SoC 验证(2024-01-23 09:46)
对具有多个开关电源域的复杂 SoC 进行低功耗验证。• 实数建模应用：业内首个实数模型硬件仿真功能，可加速混合信号设计的仿真。• 动态功耗分析应用：新一代大规模并行架构，可对复杂的 SoC 进行数十亿逻辑门、百万时钟......
一文详解GD32单片机和STM32单片机(2023-08-25)
) 仿真器型号的选择：需要根据实际需求选择正确的仿真器型号，确保稳定性和兼容性。
(2) 母板工作电压的电源稳定性：需要使用具有过压和过流保护的稳压电源，防止由于工作电压波动造成设备损坏。
(3) 调试......
基于OC8051IP核的仿真调试方案在FPGA中实现下载测试(2024-01-03)
基于OC8051IP核的仿真调试方案在FPGA中实现下载测试;20世纪80年代初，Intel公司推出了MCS-51单片机，随后Intel以专利转让的形式把8051内核发布给许多半导体厂家，从而......
如何确定目标阻抗以实现电源完整性？(2023-03-06)
如何确定目标阻抗以实现电源完整性？;阻抗可能是用于普遍概括电子学所有领域信号行为的一项指标。在 PCB 设计中设计具体应用时，我们总是有一些希望实现的目标阻抗，无论是射频走线、差分对，还是......
基于实时嵌入式系统的自动驾驶系统HiL测试平台(2024-06-07)
、轮毂、接触阻力等等一系列参数建立的动力学模型，这个动力学模型跟场景模型联合仿真，让车辆在场景中跑起来。
08
Amesim车辆动力学模型
执行器的仿真工作由一台驾驶模拟器完成，主要是驾驶控制信号的......
功能可加速需要X态传播的仿真任务，例如对具有多个开关电源域的复杂SoC进行低功耗验证。
● 实数建模应用：业内首个实数模型硬件仿真功能，可加速混合信号设计的仿真。
● 动态......
在HLS中插入HDL代码(2024-11-29)
ug1399-vitis-hls rtl黑盒，rtl黑盒受到几个因素的限制：
应该是Verilog（.v）代码。
必须具有唯一的时钟信号和唯一的高电平有效复位信号......
信号发生器的原理和使用(2023-02-06)
，或是有可能不是我们所需的这类信号，那这个时候这类设备事实上还具备信号的代偿功能。通过这种代偿机制能让这一所产生的仿真模拟信号更加符合大家所需的规范参照波形。接下......
基于电力电子器件的PWM逆变器结构实现检测电压凹陷的方法设计(2023-06-13)
没有考虑电压凹陷时可能随之出现的相位跳变问题；由于实际的电压暂降多为单相短路故障所引起，对于单相短路故障，必须以单相电压为参考电压构造出一个虚拟三相系统，其原理不够简单明了，而且计算量比较大。现在广泛应用的时频分析方法可同时获得扰动信号的时域和频域信......
Silicon Labs发布业界首款支持4G ／ LTE和以太网的无线时钟(2017-09-26)
设计，相对于依赖多个PLL和分立振荡器的解决方案，提供了卓越的可靠性。基带单元具有复杂的时钟要求，需要多个独立时钟域，包括用于CPRI到远程无线电头连接的时钟域，用于基于以太网的eCPRI前传......
Altera MAX10: 时钟分频(2023-10-27)
Altera MAX10: 时钟分频;
在之前的实验中我们已经熟悉了的各种外设，掌握了verilog的组合逻辑设计，接下来我们将学习的设计。本文引用地址：
====硬件说明====
时钟信号的......
Lattice MXO2: 时钟分频(2023-10-27)
Lattice MXO2: 时钟分频;
在之前的实验中我们已经熟悉了的各种外设，掌握了verilog的组合逻辑设计，接下来我们将学习的设计。本文引用地址：
硬件说明
时钟信号的......
FPGA亚稳态和毛刺小结(2024-12-19)
两个时钟域的地址交互时,使用格雷码计数器并多拍处理, 可减低对亚稳态的敏感.
4.能用低的频率实现的功能，不要用高的频率。频域较高时，要用三拍或者更多的触发器来降低亚稳态的危害。
5.较陡的信号......
AD9739数据手册和产品信息(2024-11-11 09:18:46)
内编程。
内置片内控制器简化系统集成。双端口源同步LVDS接口简化了与现有FGPA/ASIC技术的数字接口。片内控制器用于管理外部和内部时钟域随温度而发生的变化，以确保主机与DAC内核间的可靠数据传输。利用......
五花八门的关于单片机的开发经验(2023-06-07)
，所以调试时复位信号是没有问题的，我们公司使用的是长沙菊阳的仿真器，用的是比较先进的技术，还算可以，仿真AT89系列的芯片一点问题没有，还很稳定的说。
这里......
GDS-1000E系列数字存储示波器的功能特点及应用分析(2023-04-12)
变化问题之所在。
1Mpts的FFT信号显示让示波器的频域显示功能变得更加细致，工程师能够清楚地观察到频域信号的分布细节，流畅且快速的响应更能凸显信号问题之所在，强 大的FFT功能......
相关企业
;上海葩星信息科技有限公司;;“葩星科技”帮助你建设“数字化集成实验测试台” 葩星科技成立于2003年。公司主业方向"实时应用，控制系统应用"相关的仿真测试试验台架，和相关的咨询开发项目。公司可以完成信号
;深圳市深安电子有限公司;;深圳市深安电子有限公司位于中国深圳市福田区赛格广场二楼2101室，深圳市深安电子有限公司是一家仿真器、编程器、IC测试座、学习开发板等产品的经销批发的有限责任公司。深圳市深安电子有限公司经营的仿真
;常州翰威公司;;常州翰威电子有限公司是致力于EMI/EMC滤波器研发与生产的高新技术企业。拥有优秀的人力资源、科学的管理体系以及先进的仿真测试手段，可为客户提供电磁兼容解决方案。 本公
;上海域信测控技术有限公司销售部;;上海域信测控技术有限公司，专业从事电力领域测控产品设计开发。是一家以研发、生产、销售为一体的高科技公司；有国内先进水平的检测中心和生产设备。拥有
;陕西日成跨时代激光发展科技有限公司;;
也类似补牙，先由专业的补发技师根据患者的脱发部位，面积，头颅形状，发色粗细，发型方向，头旋位置等技术参数，复制出完全符合你缺发部位形状的以进口医用硅胶与进口亚麻丝为底料的仿真头皮网，然后
上在监视器上显示可根据需要形成矩形定位框。可用于微焊接系统的显示定位、磁头生产线安装定位指示、印制电路板（PCB）补线机摄象机精确定位指示、工装夹具的定位和数控钻床的仿真编程定位等。
;深圳市津汉电子有限公司;;高速程序代码下载速度200KBytes/S以上 JTAG 时钟速度最低2.441KHz ，最高达10MHz FoxICE仿真器内置GDB Remote Serial
;深圳市腾龙花木园林设计有限公司;;公司成立于2003年，是全球首家专业从事高薪技术园林环保草瓦材料的研发、生产与销售的仿真茅草瓦thatching的公司。中国
式开发板（ARM、DSP、单片机等系列）、实验仪（ARM、DSP、单片机等系列）、EDA、PCI等开发工具及实验设备。自主研发生产的ARM、DSP、单片机等系列的仿真器、开发板、实验仪以及嵌入式系统产品，因其