资讯
合见工软发布新一代UniVista EDMPro电子系统研发管理平台(2023-10-12)
展能力强，支持按需定义检查规则，可快速将用户的电子原理设计规范、PCB布局规范、PCB布线规范以及DFM规范等设计规则，转化为可用于自动化执行的设计规则列表。支持对一个设计同时启动批量的规则检查，相比......
PCB设计后，需要做哪些检查？(2024-11-09 19:08:06)
检查，DRC检查也叫设计规则检查，是PCB设计软件(EDA)中用于在PCB Layout过程中实时检查和发现与预定设计规范不符的设计。
用于保证设计正确性和满足常规设计规......
芯技术新突破，国微芯多款自研EDA工具重磅发布！(2023-11-13 10:12)
芯技术新突破，国微芯多款自研EDA工具重磅发布！;近日，国微芯EDA重磅发布多款自研数字EDA工具及软件系统。本次发布的EDA工具覆盖物理验证平台核心DRC工具-芯天成设计规则检查工具EsseDRC......
国内首个：南京 EDA 创新中心已向科技部申报，正在审批中(2022-08-18)
中心。
EDA 全称为 Electronic design automation（电子设计自动化），用来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查......
PCB设计技巧：少孔、少绕、少自动……(2024-06-07)
个案例中，化学蚀刻会改变狭窄裂片填充的形状/尺寸；裂片剥离时会产生意料不到的碎屑或漂浮物。
6、关注DRC
自动布线器的设置通常是针对设计功能，而设计规则检查器(Design Rule Checker......
内直接调用 Pegasus 设计规则检查（DRC）和电路版图对比检查（LVS）功能。因此在创建 layout 时，可以进行高级毫米波设计和交互式签核质量分析。另外，用户可以通过 Virtuoso Studio 访问......
这几个设计指南PCB工程师需要知道(2024-11-13 23:32:04)
可能意味着制造是成功还是失败。
为了帮助完成质量控制过程，我们始终建议您从电气规则检查（ERC）和设计规则检查（DRC）开始，以验证您的设计是否完全满足所有的规则及约束。使用这两个系统，您可......
东方晶源发布首款计算光刻云平台 已在华为云、腾讯云等完成测试(2022-07-18)
的掩模优化、设计规则与掩模规则检查（DRC/MRC）、光源掩模联合优化（IRO）、严格物理光刻仿真、DPT 版图拆分及光刻性能检查（LRC）等全产品线功能与服务。
AeroHPO是东......
英诺达发布DFT静态验证工具，提高IC设计质量及可靠性(2023-09-13)
团队大量无效时间和精力的投入。
是国内第一家专注于开发以IC设计代码分析和规则检查为基础的的EDA企业，可提供全面的用于分析、查错和修复的EDA解决方案，可在设计的早期阶段（RTL阶段或逻辑综合阶段）对结构性、功能......
Altium Designer技巧：关闭自动生成room功能(2023-12-18)
布局复用可以大幅提高布局效率。再有一种情况，我们可以针对room设置一些特殊的设计规则，而免得将这些设计规则作用于全局，而一个良好的规则设计对PCB设计大有裨益。
PCB中的rooms效果图
尽管room在某......
Cadence 推出开拓性的 Virtuoso Studio，以人工智能为助力，开启模拟、定制和 RFIC 设计的未来(2023-04-20 16:14)
可以在 Virtuoso Layout Suite 套件内直接调用 Pegasus 设计规则检查（DRC）和电路版图对比检查（LVS）功能。因此在创建 layout 时，可以进行高级毫米波设计......
可以在 Virtuoso Layout Suite 套件内直接调用 Pegasus 设计规则检查（DRC）和电路版图对比检查（LVS）功能。因此在创建 layout 时，可以进行高级毫米波设计......
本土EDA英诺达发布DFT静态验证工具，提高IC设计质量及可靠性(2023-09-13 10:42)
工具涵盖了全面的结构、功能和电路规则检查，可有效提高测试覆盖率。基于先进的SoC设计规则和方法学，昂屹®DFT Checker可验证芯片在不同模式下所有连线的正确性、完整性和集成性。此外，为了提高设计效率，该工......
合见工软发布国产首款高端大规模PCB设计平台UniVista Archer(2024-09-25 09:36)
的重要环节。UniVista Archer Schematic板级系统电路原理设计输入环境，支持基础元件库的统一化创建与管理，并在统一的设计环境中完成元件的选型与系统互连定义。支持模块电路的创建与设计复用，并能够通过设计规则检查......
从零造单片机，需要哪些知识？(2022-12-09)
来回顾一下：
此时应该生成版图文件，然后根据制造厂商提供的物理器件库，进行最后的各种设计规则检查。
前置：集成电路版图设计，软件有Cadence:Virtuoso Layout Editor。
送到代工厂，还要......
DDR5 时代来临，新挑战不可忽视(2023-10-19)
所有相关规范。
图 3 是 Cadence 兼顾电源影响的检查和仿真流程，这与传统的约束驱动的设计流程（图 4）形成了鲜明对比。传统的约束驱动的设计流程主要包含四个部分：预布局布线、约束形成、规则检查......
DDR5 时代来临，新挑战不可忽视(2023-10-19)
流程主要包含四个部分：预布局布线、约束形成、规则检查和布线后验证。
图 3：Cadence 兼顾电源影响的约束驱动的流程
VS
图 4：传统的约束驱动的设计流程示例
当前的众多现行仿真技术中，信号......
DDR5时代来临,新挑战不可忽视(2023-10-19)
流程主要包含四个部分：预布局布线、约束形成、规则检查和布线后验证。
图3 Cadence兼顾电源影响的约束驱动的流程
VS
图4 传统的约束驱动的设计流程示例
当前......
联电联合Cadence共同开发3D-IC混合键合参考流程(2023-02-02)
考流程还支持针对连接精度的系统级布局与原理图（LVS）检查，针对覆盖和对齐的电气规则检查（ERC），以及在3D堆栈设计结构中的热分布分析。
此外，除了Integrity 3D-IC平台，Cadence 3D......
先进封装领域新突破 华进半导体发布国内首个APDK(2023-02-08)
半导体在先进封装领域深耕十年，根据自身工艺能力，建立了一组描述半导体工艺细节的文件，供EDA工具配套使用； • 定制化的先进半导体封装设计规则检查方案，以确保设计版图满足华进生产指标。华进半导体自成立之初便集中精力开发TSV技术......
使用大面积分析提升半导体制造的良率(2024-03-05)
使用大面积分析提升半导体制造的良率;l通过虚拟工艺开发工具加速半导体工艺热点的识别本文引用地址：l这些技术可以节约芯片制造的成本、提升良率
设计规则检查 (DRC) 技术用于芯片设计，可确......
使用大面积分析提升半导体制造的良率(2024-03-05)
技术可以节约芯片制造的成本、提升良率
设计规则检查 (DRC) 技术用于芯片设计，可确保以较高的良率制造出所需器件。设计规则通常根据所使用设备和工艺技术的限制和变异性制定。DRC可确保设计......
使用大面积分析提升半导体制造的良率(2024-03-06)
使用大面积分析提升半导体制造的良率;
•通过虚拟工艺开发工具加速工艺热点的识别
•这些技术可以节约芯片制造的成本、提升良率
设计规则检查 (DRC) 技术用于，可确......
车载网络：CAN和FlexRay 网络的时序分析(2023-06-09)
优先级的信息占用数据总线，从而造成传输延迟。因此要找出造成延迟变化的抖动因素 -- 通常要提前知道有多少优先级较高的信号可能在总线上，这样可以尽可能精确预测抖动因素。通过这些参数和进行自动化设计规则检查......
盘点优秀PCB工程师的好习惯(2024-10-28 16:33:55)
罗列了PCB layout工程师的7个好习惯，来看看你都占了几个吧！
学会会设计规则......
PCB设计要点总结(2024-06-11)
考虑在电源和地平面层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地平面的完整性。
10、设计规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则......
芯和半导体在ICCAD 2022大会上发布全新板级电子设计EDA平台Genesis(2022-12-27)
系统两大领域的中高端市场。
随着电子系统向更高传输速率、更高设计密度和更高的设计功耗演进，采用传统PCB设计工具面临诸多风险，并耗费大量的人力及财力：
传统的PCB设计工具仅支持人工设置规则，工程师需要耗费大量的精力探究芯片设计......
芯和半导体在ICCAD 2022大会上发布全新板级电子设计EDA平台Genesi(2022-12-27)
Genesis基于仿真驱动PCB设计的理念，通过整合不同领域仿真测试验证的模型库，层叠和总线电气规则库，整合多领域产品的板级设计，封装设计和制造规则进行模板化管理，有效驱动项目设计规则和DFX正确性，实现设计......
伺服电机在有脉冲输出时不运转，如何处理?(2023-07-10)
伺服电机在有脉冲输出时不运转，如何处理?;1、高速旋转时发生电机偏差计数器溢出错误。
对策：检查电机动力电缆和编码器电缆的配线是否正确，电缆是否有破损。
输入较长指令脉冲时发生电机偏差计数器溢出错......
车规MCU芯片的四大行业标准(2024-06-06)
要考虑信号延迟、功耗、电磁兼容性等因素。
物理验证：对布局和布线进行物理验证，确保电路的布局和布线满足设计规范和约束。物理验证包括电气规则检查（DRC）、布局规则检查（LVS）等。
时序分析：对芯片进行时序分析，确保电路的时序满足设计......
EDA产业的三大挑战与两个对策(2024-08-06)
到掩模就绪的 GDS 输出解决方案，能够管理封装物理实现。Xpedition Package Designer 工具使用内置的 HyperLynx 设计规则检查 (DRC) 在签核之前进行详细的设计内检查......
芯和半导体在ICCAD 2022大会上发布 全新板级电子设计EDA平台Genesis(2022-12-27)
效率。
Genesis基于仿真驱动PCB设计的理念，通过整合不同领域仿真测试验证的模型库，层叠和总线电气规则库，整合多领域产品的板级设计，封装设计和制造规则进行模板化管理，有效驱动项目设计规则和DFX正确性，实现设计......
芯和半导体在ICCAD 2022大会上发布全新板级电子设计EDA平台Genesis(2022-12-27)
风险，提升设计效率。
Genesis基于仿真驱动PCB设计的理念，通过整合不同领域仿真测试验证的模型库，层叠和总线电气规则库，整合多领域产品的板级设计，封装设计和制造规则进行模板化管理，有效驱动项目设计规则......
芯和半导体在ICCAD 2022大会上发布全新板级电子设计EDA平台Genesis(2022-12-27 16:16)
风险，提升设计效率。Genesis基于仿真驱动PCB设计的理念，通过整合不同领域仿真测试验证的模型库，层叠和总线电气规则库，整合多领域产品的板级设计，封装设计和制造规则进行模板化管理，有效驱动项目设计规则......
新思科技公布了1.6纳米背面布线项目(2024-09-29)
时序和功耗分析、晶体管级静态时序分析、定制实现、电路仿真、EMIR分析和设计规则检查。
新思科技、Ansys和台积电在多芯片设计中使用了全面系统分析流程，基于新思科技3DIC Compiler......
一起来学：PCB设计经验(2024-10-31 22:28:32)
等。
6 设计规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查......
PCB设计经验之谈(2024-11-28 21:40:13)
网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。
6 设计规则检查（DRC......
合见工软发布测试向量自动生成工具，大幅加速集成电路测试(2023-10-12)
自动从Liberty文件中抽取并优化ATPG库单元，从而有效的降低ATPG模型规模，提高后续测试向量生成的效率并减少内存的消耗。UniVista Tespert ATPG同时拥有超过200多项设计规则检查，帮助工程师在项目早期发现设计......
常用！PCB的领域里面常用的一些术语(2024-11-04 19:58:03)
金属化孔上的铜环。
DRC：
设计规则检查，一个检查设计是否包含错误的程序，比如走线短路，走线太细，或者......
一文帮你轻松搞定PCB 盘中孔，图文案例，通俗易懂(2024-10-15 20:04:57)
的元件在焊盘中使用带帽通孔
尝试用传统布线对于 0.5mm 间距的元件封装进行布线和逃逸，会因为走线宽度、环形圈和钻孔尺寸限制导致设计规则检测错误。
对于这些
小间距元件，有效......
PCB制造老出问题?一定要看这9个PCB组装技巧，图文结合，秒懂(2024-10-04 20:23:05)
标签位置
PCB装配图
三、正确的 PCB 拼板
一般来说，很多
PCB拼版 设计......
电路设计太复杂？这五大总结快速收好！(2024-10-19 21:57:27)
须将原理图转化它认识的形式netlist，然后再处理、转化为pcb。
（4）得到netlist，马上画pcb?别急，先做ERC先。ERC是电气规则检查的缩写。它能对一些原理图基本的设计......
这些PCB专业术语，可以让学妹对你刮目相看(2024-12-13 17:58:35)
金属化孔上的铜环。
DRC：
设计规则检查......
一文读懂硬件设计的工作流程(2024-05-07)
。ERC是电气规则检查的缩写。它能对一些原理图基本的设计错误进行排查，如多个output接在一起等问题。但是一定要仔细检查自己的原理图，不能过分依赖工具，毕竟工具并不能明白你的系统，它只是纯粹地根据一些基本规则......
10条让你少走弯路的PCB设计黄金法则(2024-10-07 22:15:35)
利于你做出正确的库存管理决策。
法则七：尽可能多地执行设计规则检查(DRC)。
尽管在PCB软件上运行DRC功能只需花费很短时间，但在更复杂的设计环境中，只要你在设计过程中始终执行检查......
一个高级硬件工程师的知识与能力要求(2024-10-05 18:03:02)
经验精华
国内著名通信公司PCB设计规范与工作流程
PCB设计中生产、加工......
MEMS厂商困境，怎样才能挣钱？(2017-02-27)
已经被一些芯片制造厂使用，但它主要是为了建立一套设计标准，如设计规则、流程、TLR（拓扑布局规则）和DRC（设计规则检查），来让无晶圆厂遵守。尽管这对于提供标准化工艺的芯片制造厂有一些优点，但是......
三菱PLC不同指示灯的故障分析(2023-09-18)
供电的两种接线方式
2、“POWER”灯闪烁
若POWER灯闪烁，很有可能是"24＋"端子与"COM"端子 短路，请将"24＋"端子之配线拔出，若是指示灯恢复正常，则检查线路。若指示灯依然闪烁，则有......
先进封装扩产，按下加速键(2024-10-10)
电开发了Mech Tech文件，为行业合作伙伴定义了促进应力模拟的必要信息，填补了半导体行业在翘曲解决方案方面的空白。
目前，通过与EDA伙伴合作，台积电创建了一个设计规则检查 (DRC) 平台，可对......
开关电源PCB设计(2024-04-23)
否还有能让地线加宽的地方。注意：有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间距时会出错；另外每次修改过走线和过孔之后，都要重新覆铜一次。
复查根据“PCB检查表”，内容包括设计规则......
相关企业
单制作、样机制作，成品量产等工作，拥有一批年轻有朝气、富有热情和进取精神的开发工程师组成的研发团队，熟悉不同的软硬件电路及高速PCB设计规则，能够快速全面地为客户服务。设计产品涉足通讯、电源、计算
一批年轻有朝 气、富有热情和进取精神的开发工程师组成的研发团队，熟悉不同的软硬件电路及高速PCB设计规则，能够快速全面地为客户服务。设计产品涉足通讯、电源、计算机网络、数码产品、工业控制、科教、医疗、航空
专业、规范、高质量、高效率，同时追求与客户、上下游合作伙伴、产业链的多赢结果。
我公司拥有一整套PCB设计规范和严格的设计质量标准，能够根据客户提供的原理图及结构图（或电子文档资料），快速准确的设计
，平均有5年的专业PCB设计经验，其核心成员都是来自各个著名IT企业，而且有些还是原来公司相关部门的领军人物。我们拥有一整套专业严谨的《PCB设计规范》、严格的《质量标准》体系、世界先进水准的《PCB标准
、netlogic、NXP、Marvell、Ericsson、华为等全球知名企业。 公司创始人在国内最早提出“规则驱动设计”（Constraint-Based High Speed PCB Design
Design Layout、EMC设计和PCB制造、PCB组装一条龙服务。 我们的设计专业、规范、高质量、高效率， 同时追求与客户、上下游合作伙伴、产业链的多赢结果。 我公司拥有一整套PCB设计规范和严格的设计
;深圳市诺讯电子;;深圳市诺讯电子技术有限公司成立与2004年，是一家致力于专业高速PCB设计的企业，为广大客户提供高速PCB HSPICE和IBIS高速信号完整性仿真分析、PCB Design
拥有多名曾从事PCB设计布线工作多年的工程师，对多层PCB板有极其详尽透彻的了解，对含有激光孔、盲孔、埋孔的高端PCB板结构及走线规则的理解更是胜人一筹。无论是元件密集，遍布微带线、等长线的电脑主板、高端
度、数模混合、RF设计 ☆新工艺、新技术的PCB设计（如板HDI埋盲孔等） ☆对原理图设计错误或隐患进行检查提供更改建议 ☆多人同步进行PCB板设计,保证设计进度：PCB设计需求资料：原理
高精仪器设备主板 高密、高速PCB Layout设计： (1) 高速率、高密度、数模混合、R设计 (2) 新工艺、新技术的PCB设计(如板HDI 埋盲孔等） (3) 对原理图设计错误或隐患进行检查 提供