资讯
基于89C51时钟电路的设计与制作(2023-03-07)
一页中可存放约60条闹钟语句，即在一天中最多可设置60个闹钟点。定时闹钟程序流程框图（见图4）。
5 结论
以89C51为核心制作的数字时钟，经过电路调试和软件调试，可以实时时钟的显示和调整、整点......
以MCS-51单片机为核心的测控系统软时钟优化设计(2023-08-15)
机的串行接口进行串行通信时，定时计数器T1被固定为波特率发生器，因此，在软时钟设计中，总是选择T0作为定时器。
二、软时钟程序设计方法1—0．1 s计数法
0．1 s计数法的基本原理如下：
通过设置定时计数器0每经......
基于AT89C4051数字时钟的设计(2023-03-27)
基于AT89C4051数字时钟的设计;这是一个用AT89C405l单片机做的一个实时数字时钟。由于使用AT89C405l，所以这个数字时钟成本很低、体积很小，可以做成一个小模块，使用非常方便。
一......
AT89S51单片机对6位LED数码管实现显示时计方式的设计(2024-03-18)
%。常见的电子钟程序由显示部分、计算部分、时钟调整部分构成，本产品硬件上完全支持倒计时器，客户只要自己修改程序就能实现倒计时功能。
为了实现LED显示器的数字显示，可以采用静态显示法和动态显示法。由于......
基于STM32的0.96寸OLED时钟程序(2023-05-25)
基于STM32的0.96寸OLED时钟程序;用的是stm32自带的RTC时钟。硬件连接很简单，当然程序也是比较简单的，只写了温度（DS18B20），stm32自带RTC和OLED显示，大家......
基于DDS的任意波形、信号发生器设计(2023-12-14)
的数据，完成一次数模转换，所以clk频率等于转换率。
串行DAC（以DAC081S101为例）与数字电路接口为三根线（sync，clk，din），兼容三线SPI总线，sync为帧同步管脚，clk为芯片时钟......
Lattice MXO2: LED流水灯(2023-11-02)
就能实现流水灯。
Verilog代码
模块化设计是用硬件描述语言进行数字电路设计的精髓，代码可重复利用。而且模块化的设计使得程序的结构也很清晰。这里我们首先看看流水灯的模块化设计。利用了之前的3......
Altera MAX10: LED流水灯(2023-11-02)
位输出到LED就能实现流水灯。
====Verilog代码====
模块化设计是用硬件描述语言进行数字电路设计的精髓，代码可重复利用。而且模块化的设计使得程序的结构也很清晰。这里......
可创建小型组合与时序逻辑电路的PLU可编程逻辑单元(2023-03-14)
可创建小型组合与时序逻辑电路的PLU可编程逻辑单元;在进行MCU开发时，有时需要用到一些简单的数字逻辑电路，LPC804与LPC55XX系列集成了PLU（Programmable Logic......
Lattice MXO2: 2位7段数码管显示(2023-10-26)
。这样可以通过按键或者开关来控制相应的数码管显示数字。如果你想显示16进制的AbCDeF在数码管，可以试试修改程序。这时候一定要定义一个16*9的存储器来初始化。
小结
了解......
Altera MAX10: 2位7段数码管显示(2023-10-26)
segled2(6)
C2
segled1(7)
L1
segled2(7)
R2
segled1(8)
E2
segled2(8)
B1
配置好以后编译下载程序。这样可以通过按键或者开关来控制相应的数码管显示数字......
串口监视系统设计(2023-12-13)
串口监视系统设计;实验任务
任务：基于核心板 和 底板 完成系统设计并观察调试结果。
要求：设计系统，实时监控串口（UART）接收数据，并将数据显示在底板的8位数码管上（仅限数字0~9）。
解析......
WIFI_ESP8266通信系统设计(2023-12-18)
AT+CIPSERVER=1,8686
开启SERVER模式，端口设置为8686
这里我们发送的各种指令，实际发送的数据为字符对应的ASCII码，所以在FPGA程序实现的时候就是要取AT指令的ASCII......
简易电压表设计(2023-12-13)
简易电压表设计;实验任务
任务：基于核心板 和 底板 完成简易设计并观察调试结果
要求：通过底板上的串行模数转换器ADC芯片测量可调电位计输出电压，并将电压信息显示在核心板的数码管上。
解析：通过......
浅谈STM32_RTC闹钟(2023-05-19)
今天站在技术知识的角度来看待“闹钟”。由于这一阶段定位的是基础的知识，所以今天提供的软件例程也是相对简单一点的，但明白今天的知识，相信自己都会写闹钟程序了，后期我会更新日历及闹钟的综合知识。
每天提供下载的“软件......
一种可复用的高速SPI总线的设计(2024-07-18)
在与总线相连的各个设备之间传送信息，其连接方式如图1。
SPI 总线中所有的数据传输由串行时钟SCK来进行同步，每个时钟脉冲传送1 比特数据。SCK 由主机产生，是从机的一个输入。时钟的相位(CPHA)与极性(CPOL......
Altera MAX10: 时钟分频(2023-10-27)
Altera MAX10: 时钟分频;
在之前的实验中我们已经熟悉了的各种外设，掌握了verilog的组合逻辑设计，接下来我们将学习的设计。本文引用地址：
====硬件说明====
时钟......
Lattice MXO2: 时钟分频(2023-10-27)
，通过修改程序还能实验调整输出时钟的频率、相位以及占空比，非常灵活。同时学习了如何编写testbench文件，了解verilog中如何例化module，在后面的学习中将会经常用到。在下......
基于 STM32 设计的指针式电子钟与日历(2022-12-08)
LCD 屏上方显示表盘、分针、时针、 秒针、刻度、更改时钟时间方块，并实现分针、时针、秒针的移动，在实时时钟下方同步显示数字时钟。
运用触摸屏功能实现时钟设置功能，点击“+” “-”至设置时钟方块，跳出设置时钟......
基于接近式传感器的智能接近系统设计(2023-12-14)
传输的是数据的最高位（MSB），如果从机要完成一些其他功能后（例如一个内部中断服务程序）才能接收或发送下一个完整的数据字节，可以使时钟线SCL 保持低电平，迫使主机进入等待状态，当从机准备好接收下一个数据字节并释放时钟......
用汇编语言写一个数码时钟程序(2023-01-13)
用汇编语言写一个数码时钟程序;;功能说明
;用STC的MCU的IO方式控制74HC595驱动8位数码管。
;显示效果为: 数码时钟.
;使用Timer0的16位自动重装来产生1ms节拍,程序......
基于AT89C52单片机实时时钟程序编写(2023-09-26)
基于AT89C52单片机实时时钟程序编写;#include‘reg52.h’ //包含单片机寄存器的头文件
#include‘intrins.h’ //包含_nop_（）的头文件
sbit RS......
FPGA实现OFDM通信(2024-01-31)
自己增加外部封装接口类型；
（3）Verilog编写FFT，很复杂，找到了一个1024点的并行流水线的，但是资源耗费太大，8192点时很难满足，不采用；
（4）使用HLS用C语言自己编写FFT，程序比较简单，开发快，但是......
基于STM32设计的指针式电子钟与日历(2023-09-13)
现分针、时针、秒针的移动，在实时时钟下方同步显示数字时钟。
运用触摸屏功能实现时钟设置功能，点击“+” “-”至设置时钟方块，跳出设置时钟界面，即可开始设置时钟与日期；点击“+”“-”至设......
C51单片机数字时钟系统原理解析(2023-09-04)
C51单片机数字时钟系统原理解析;有关的硬件原理图：
c程序：
//温馨提示：
/*程序还没有调试完成，实际电路板调节时间时时-分-秒都会有闪烁现象，其实我是不知道的，why，也求......
VGA接口原理与Verilog实现编程案例解析(2023-08-04)
的图片数据显示到显示器上
四、 设计思路与Verilog代码编写
4.1、 VGA驱动模块的接口定义与整体设计
Verilog编写的VGA模块除了Red，Green，Blue三基色、行同步HS以及场同步VS以外还要包括时钟......
Verilog HDL之步进电机驱动控制(2023-07-03)
，此处的数值为200000，因为实验中所使用的晶振时钟频率是50MHz，这样我们为步进电机提供了250Hz的频率，使之能正常工作。
(2)第43、44行是选择正转还是反转。
(3)第45行~第54行......
从0到1教你制作网络数字变化时钟的项目代码进行修改(2024-07-03)
从0到1教你制作网络数字变化时钟的项目代码进行修改;提前声明：本项目是基于芯片之家的[开源]从0到1教你制作网络数字变化时钟的项目代码进行修改，增加Bootloader和OTA升级的。
一、前期......
从0到1教你制作网络数字变化时钟(2024-07-08)
从0到1教你制作网络数字变化时钟;提前声明：本项目是基于芯片之家的[开源]从0到1教你制作网络数字变化时钟的项目代码进行修改，增加Bootloader和OTA升级的。
一、前期准备
硬件准备：
1......
指针式电子钟与万年历设计方案(2024-06-26)
面如下:
2. 项目功能介绍
下面对每个子功能页面做详细讲解。
2.1 实时时钟页面
在LCD屏上方显示表盘、分针、时针、 秒针、刻度、更改时钟时间方块，并实现分针、时针、秒针的移动，在实时时钟下方同步显示数字时钟......
实验17：分频器(2023-10-12)
期多的相与，负周期多的相或），得到占空比为50%的奇数n分频时钟。
建模描述
用行为级描述任意整数分频器程序清单divide.v
module divide #
( //parameter......
AD1890数据手册和产品信息(2024-11-11 09:18:57)
器件进行接口。输入和输出数据可以独立地与左右时钟边沿对齐，或者比左右时钟边沿延后一位。输入和输出数据也可以独立地与字时钟上升沿对齐，或者比字时钟上升沿延后一位。
AD1890/AD1891采用0.8 µm单多......
以C8051F020单片机为控制核心的人机交互系统设计(2024-02-22)
显示6×8 字符；FS1 为低时，LCD 显示8×8 字符。经实践，在显示英文与数字时，6×8 字符更为美观；在显示中文字符时，8×8 字符更为方便。一般系统采用将FS1 接地......
京微雅格重磅之作―新版FPGA/CAP设计套件Primace5.0(2013-10-28)
驱动的布局布线是一种已经被广泛证明与接受的设计方法，设计人员通过描述设计的时序约束（包括核心频率约束，I/O约束，例外约束，特定路径约束，跨时钟域约束等）可以有效指导布局布线程序高效、高质......
DS1375数据手册和产品信息(2024-11-11 09:20:56)
DS1375数据手册和产品信息;DS1375数字实时时钟(RTC)为无需晶振的低功耗时钟/日历。该器件通过一个数字时钟输入引脚能够工作在以下四种频率之一：32.768kHz、8.192kHz......
基于F4/F7/H7 MCU的无人机飞行控制系统(2024-01-17)
基于F4/F7/H7 MCU的无人机飞行控制系统;所谓无人机的飞控，就是无人机的飞行控制系统，要开发一款廉价自主无人机系统，可以采用F4/F7/H7 MCU的飞控硬件配合px4飞控......
Verilog HDL简介&基础知识1(2024-01-29)
Language），硬件描述语言是电子系统硬件行为描述、结构描述、数据流描述的语言。利用这种语言，数字电路系统的设计可以从顶层到底层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字......
实际案例说明用基于FPGA的原型来测试、验证和确认IP——如何做到鱼与熊掌兼得？(2024-10-28 15:45)
组件就被实例化，如所谓的数字锁相环（MMCM）。这时也很有必要将数据路径的总线宽度从32位调整到64位，否则就不可能控制PIPE接口中的时间冲突。由于对PIPE接口的更改，有可能将FPGA中的时钟......
CPLD/FPGA 内部结构与原理(2024-02-29)
或64比特移位寄存器）；进位逻辑包括两条快速进位链，用于提高CLB模块的处理速度。
图1-4 典型的4输入Slice结构示意图
3． 数字时钟管理模块（DCM）业内大多数FPGA均提供数字时钟......
详解CPLD/FPGA架构与原理(2024-02-23)
移位寄存器）；进位逻辑包括两条快速进位链，用于提高CLB模块的处理速度。
图1-4 典型的4输入Slice结构示意图
3. 数字时钟管理模块（DCM）
业内大多数FPGA均提供数字时钟管理（Xilinx的全......
一种基于ZigBee和STM32的室内智能照明系统的设计(2023-09-12)
时显示出室内的照度信息，并根据照度信息给LED照明节点发送相应的指令，对LED灯进行相应的亮度调节。
BH1750FVI传感器是一个光电集成传感器，其主要有如下几个特点：1）可以输出对应亮度的数字......
屏幕保护系统设计(2023-12-18)
+ 600 + 1
根据VGA扫描的时序，在40MHz主频时钟下，每一行需要1056个主频时钟周期的时间，而每一帧需要628行扫描时间，我们定义两个计数器，分别对主频时钟和行扫描进行计数，程序......
AD9546数据手册和产品信息(2024-11-11 09:20:32)
特性使 AD9546 成为必须满足 ITU-T G.8273.2 D 类的 IEEE® 1588™ 边界时钟的同步要求的网络设备设计的首选。数字时钟......
Spoc CPU软核 Part 2-主要特征(2024-01-22)
函数（一个用于数据空间，一个用于代码空间）
大约 300 行 Verilog
最大时钟速度在 90-110MHz 范围内（Spartan 3/Cyclone 2，最慢速度等级）
逻辑使用，约 175 个切......
基于OC8051IP核的仿真调试方案在FPGA中实现下载测试(2024-01-03)
令寄存器中。testbench负责产生OC8051工作时钟及控制使能等信号，并将OC8051执行ROM中指令的结果输出到文本/波形文件中。开发人员通过对文本/波形文件和Keil调试工具执行测试程序......
采用TDC-GP1和FPGA器件实现纳秒量级时间间隔测量系统的设计(2023-06-13)
FPGA，利用其内部的DCM（数字时钟管理器，Digital Clock Manager）模块将时钟信号倍频到300 MHz左右，通过计数的方法来产生起始脉冲和停止脉冲，从而......
合见工软发布灵活适配的高性能仿真器UniVista Simulator(2021-10-12)
（简称UVS）。UVS是一款商用级别的高效数字验证仿真引擎，拥有自主知识产权，采用了先进的编译和性能提升技术来优化编译时间和运行速度，为各种类型的客户设计提供了高效可靠的数字验证仿真。该产......
瑞萨推出兼顾超低功耗和卓越25fs－rms抖动性能的全新FemtoClock 3时钟解决方案(2024-04-19)
产品组合，包括各种时钟缓冲器、有源晶振、时钟发生器、抖动衰减器和时钟同步器产品，可应对众多应用中的时钟挑战。瑞萨凭借在模拟和数字时钟产品领域超过20年的成熟专业知识，打造......
瑞萨推出兼顾超低功耗和卓越25fs－rms抖动性能的全新FemtoClock 3时钟解决方案(2024-04-19)
产品组合，包括各种时钟缓冲器、有源晶振、时钟发生器、抖动衰减器和时钟同步器产品，可应对众多应用中的时钟挑战。瑞萨凭借在模拟和数字时钟产品领域超过20年的成熟专业知识，打造......
如何使用NXP的PLU配置工具(2022-12-05)
应付相对复杂一些的组合逻辑需求，具有灵活的输入输出用法。NXP提供的PLU的配置工具，可以让设计流程支持Verilog模式，示意图设计模式以及直接使用配置LUT的模式。 LPC80x 15 MHz|Arm......
相关企业
;艾丰电子有限公司;;本公司销售国内电子IC料价格优势保证质量，电源 收音机 电话机 音频 LED驱动电子ic 数字时钟ic 等。
;北京迪阳科技发展有限公司;;基于PC的数字示波器 基于PC的逻辑分析仪 基于PC的波形发生器 基于PC的通讯测试仪 基于PXI/CPCI测试系统 基于PC的频谱分析仪 基于PC的数据记录仪 基于
;钟程;;
、实时时钟集成电路IC、硬时钟电路IC、数字时钟LED电路IC。 电表、显示仪表、汽车仪表中的步进电机、十字线圈、指针式、数字显示式仪表、准确时间应用及显示等日光灯、LED灯、LED手电筒、节能
开发到专业制造各类大型的LED数字钟，GPS主时钟、无线钟，无线医院钟，无线学校钟，军用钟，世界时区钟，记时钟，倒记时钟，大型计时钟，电子看板，网络时钟，产品计数器。 我们还制造工业、政府、研究机构用的时钟
复,MBR肖特基,二极管，三极管等电子元件。销售产品广泛应用于：电子、仪表行业H桥驱动IC、LCD显示驱动IC、实时时钟集成电路IC、硬时钟电路IC、数字时钟LED电路IC。电表、显示仪表、汽车
耦合器，二极管，三极管等元器件。销售产品广泛应用于：电子、仪表行业H桥驱动IC、LCD显示驱动IC、实时时钟集成电路IC、硬时钟电路IC、数字时钟LED电路IC。 电表、显示仪表、汽车
设备每秒兆指令数: 100MIPS 程序存储器类型: 闪存 程序存储器大小: 128KB 最大时钟频率: 100MHz 可编程输入/输出端数量: 35 数据RAM大小
;深圳鑫诺森科技有限公司;;深圳市鑫诺森技有限公司致力于数字多媒体处理和数字家庭娱乐产品得研发和制造，向用户提供最新、最好、最强的数字多媒体产品是我们奋斗方向。 基于
;深圳市致远星科技发展有限公司;;致远星于2005年创立以来，以自主技术为核心，致力于通信、数字化消费类方案的设计、生产和销售，同时为其他厂商提供基于先进的数字媒体处理和通信技术的产品解决方案，并为客户提供软硬件支持及完善的配套服务！