技术咨询
代买器件
商务客服
研发客服随着尺寸的不断微缩，1T1C结构动态随机存储器（DRAM）的存储电容限制问题愈发显著，导致传统1T1C-DRAM面临微缩瓶颈。
基于铟镓锌氧（IGZO）晶体管的2T0C-DRAM有望突破1T1C-DRAM的微缩瓶颈，在3D DRAM方面发挥更大的优势。但目前的研究工作都基于平面结构的IGZO器件，形成的2T0C单元尺寸（大约20F2）比相同特征尺寸下的1T1C单元尺寸（6F2）大很多，使IGZO-DRAM缺少密度优势。
针对平面结构IGZO-DRAM的密度问题，微电子所微电子重点实验室刘明院士团队在垂直环形沟道结构（Channel-All-Around, CAA）IGZO FET的基础上，研究了第二层器件堆叠前层间介质层工艺的影响，验证了CAA IGZO FET在2T0C DARM应用中的可靠性。
图1: CAA IGZO FET的截面电镜图及转移输出曲线
图2: CAA IGZO FET的可靠性测试结果
经过优化后的IGZO FET表现出优秀的可靠性，经过10000秒栅极偏压应力稳定性测试后（包括正偏压与负偏压条件），阈值电压漂移小于25mV，进行1012次写入擦除操作后没有表现出性能劣化。该研究成果有助于推动实现4F2 IGZO 2T0C-DRAM单元。
封面图片来源：拍信网
文章来源于:全球半导体观察 原文链接
本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。