SMT集成电路包括各种数字电路和模拟电路的SSI～ULSI集成器件。

由于工艺技术的进步，SMT集成电路的电气性能指标比THT集成电路更好一些。

一、SMT集成芯片封装综述

衡量集成电路制造技术的先进性，除了集成度（门数、最大 I/O 数量）、电路技术、特征尺寸、电气性能（时钟频率、工作电压、功耗）外，还有集成电路的封装。

所谓集成电路的封装，是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制电路板上的导线与其他元器件建立连接。因此，封装对于集成电路起着重要的作用，新一代大规模集成电路的出现，常常伴随着新的封装形式的应用。

1.电极形式

SMT集成电路的I/O电极有两种形式：无引脚和有引脚。无引脚形式有LCCC、PQFN等，这类器件贴装后，芯片底面上的电极焊端与印制电路板上的焊盘直接连接，可靠性较高。有引脚器件贴装后的可靠性与引脚的形状有关，所以，引脚的形状比较重要。占主导地位的引脚形状有翼形、钩形（J形）和球形三种。翼形引脚用于SOT/SOP/QFP封装，钩形（J形）引脚用于SOJ/PLCC封装，球形引脚用于BGA/CSP/Flip Chip封装。

翼形引脚的主要特点是：符合引脚薄而窄以及小间距的发展趋势，特点是焊接容易，可采用包括热阻焊在内的各种焊接工艺来进行焊接，工艺检测方便，但占用面积较大，在运输和装卸过程中容易损坏引脚。

钩形引脚的主要特点是：引线呈“J”形，空间利用率比翼形引脚高，它可以用除热阻焊外的大部分再流焊进行焊接，比翼形引脚坚固。由于引脚具有一定的弹性，可缓解安装和焊接的应力，防止焊点断裂。

2.封装材料

按芯片的封装材料分为金属封装、陶瓷封装、金属-陶瓷封装、塑料封装。

（1）金属封装：金属材料可以冲压，因此有封装精度高，尺寸严格，便于大量生产，价格低廉等优点。

（2）陶瓷封装：陶瓷材料的电气性能优良，适用于高密度封装。

（3）金属-陶瓷封装：兼有金属封装和陶瓷封装的优点。

（4）塑料封装：塑料的可塑性强，成本低廉，工艺简单，适合大批量生产。

3.芯片的装载方式

裸芯片在装载时，它的有电极的一面可以朝上也可以朝下，因此，芯片就有正装片和倒装片之分，布线面朝上为正装片，反之为倒装片。

另外，裸芯片在装载时，它们的电气连接方式也有所不同，有的采用有引线键合方式，有的则采用无引线键合方式。

4.芯片的基板类型

基板的作用是搭载和固定裸芯片，同时兼有绝缘、导热、隔离及保护作用，它是芯片内外电路连接的桥梁。从材料上看，基板有有机和无机之分，从结构上看，基板有单层的、双层的、多层的和复合的。

5.封装比

评价集成电路封装技术的优劣，一个重要指标是封装比：

封装比=芯片面积/封装面积

这个比值越接近1越好。在如图1所示的集成电路封装示意图里，芯片面积一般很小，而封装面积则受到引脚间距的限制，难以进一步缩小。

图1 集成电路封装示意图

集成电路的封装技术已经历经了好几代变迁，从DIP、QFP、PGA、BGA到CSP再到MCM，芯片的封装比越来越接近1，引脚数目增多，引脚间距减小，芯片重量减轻，功耗降低，技术指标、工作频率、耐温性能、可靠性和适用性都取得了巨大的进步。

图2所示是常用半导体器件封装形式及特点的总结。

图2 常用半导体器件的封装形式及特点

二、 SMT集成电路的封装形式

1.SO封装

引线比较少的小规模集成电路大多采用这种小型封装，如图2-28所示。SO封装又分为几种，芯片宽度小于0.15 in，电极引脚数目比较少的（一般在8～40脚之间），叫做SOP封装；宽度在0.25 in以上，电极引脚数目在44以上的，叫做SOL封装，这种芯片常见于随机存储器（RAM）。芯片宽度在0.6 in以上，电极引脚数目在44以上的，叫做SOW封装，这种芯片常见于可编程存储器（E2PROM）。有些SOP封装采用小型化或薄型化封装，分别叫做SSOP封装和TSOP封装。大多数SO封装的引脚采用翼形电极，也有一些存储器采用J形电极（称为SOJ），有利于在插座上扩展存储容量，图3（a）和（b），分别是具有翼形引脚和“J”形引脚的SOP封装结构。SO封装的引脚间距有1.27 mm、1.0 mm、0.8 mm、0.65 mm和0.5 mm几种。

图3  SOP的翼形引脚和“J”形引脚封装结构

2.QFP封装

QFP（Quad Flat Pockage）为四侧引脚扁平封装，是SMT集成电路主要封装形式之一，引脚从四个侧面引出呈翼（L）形。基材有陶瓷、金属和塑料三种。从数量上看，塑料封装占绝大部分。当没有特别表示出材料时，多数情况为塑料QFP。塑料QFP是最普及的多引脚LSI封装。不仅用于微处理器、门阵列等数字逻辑LSI电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI电路。引脚中心距有1.0 mm、0.8 mm、0.65 mm、0.5 mm、0.4 mm、0.3 mm 等多种规格，引脚间距最小极限是0.3 mm，最大是1.27 mm。0.65 mm 中心距规格中最多引脚数为304个。

为了防止引脚变形，现已出现了几种改进的QFP 品种。如封装的四个角带有树脂缓冲垫（角耳）的 BQFP，它是在封装本体的四个角设置突起，以防止在运送或操作过程中引脚发生弯曲变形。图4是QFP封装集成电路的外观。

图4  常见的QFP封装的集成电路

3.PLCC封装

PLCC是集成电路的有引脚塑封芯片载体封装，它的引脚向内钩回，叫做钩形（J形）电极，电极引脚数目为16～84个，间距为1.27 mm，其外观与封装结构如图5所示。PLCC 封装的集成电路大多是可编程的存储器。芯片可以安装在专用的插座上，容易取下来对其中的数据进行改写；为了减少插座的成本，PLCC芯片也可以直接焊接在电路板上，但用手工焊接比较困难。

图5 PLCC的封装结构

PLCC的外形有方形和矩形两种，矩形引线数分别为18、22、28、32条；方形引线数为 16、20、24、28、44、52、68、84、100、124、156 条。PLCC 占用覆盖面积小，引线强度大，不易变形，共面性好。

4.LCCC封装

LCCC 是陶瓷芯片载体封装的片式集成电路中没有引脚的一种封装；芯片被封装在陶瓷载体上，外形有正方形和矩形两种，无引线的电极焊端排列在封装底面上的四边，电极数目正方形分别为 16、20、24、28、44、52、68、84、100、124 和 156 个，矩形分别为18、22、28和32个。引脚间距有1.0 mm和1.27 mm两种，其结构与外形如图6所示。

图6 LCCC封装的集成电路

LCCC 引出端子的特点是在陶瓷外壳侧面有类似城堡状的金属化凹槽和外壳底面镀金电极相连，提供了较短的信号通路，电感和电容损耗较低，可用于高频工作状态，如微处理器单元、门阵列和存储器。

LCCC 集成电路的芯片是全密封的，可靠性高但价格高，主要用于军用产品中，并且必须考虑器件与电路板之间的热膨胀系数是否一致的问题。

5.PQFN封装

PQFN 是一种无引脚封装，呈正方形或矩形，封装底部中央位置有一个大面积裸露焊盘，提高了散热性能。围绕大焊盘的封装外围四周有实现电气连接的导电焊盘。由于 PQFN封装不像SOP、QFP等具有翼形引脚，其内部引脚与焊盘之间的导电路径短，自感系数及封装体内的布线电阻很低，所以它能提供良好的电性能。其外形如图7所示。

图7 方形扁平无引脚塑料封装（PQFN）

由于 PQFN 具有良好的电性能和热性能，体积小、重量轻，因此已经成为许多新应用的理想选择。PQFN非常适合应用在手机、数码相机、PDA、DV、智能卡及其他便携式电子设备等高密度产品中。

6.BGA封装

BGA封装即球栅阵列封装，是将原来器件PLCC/QFP封装的J形或翼形电极引脚，改变成球形引脚；把从器件本体四周“单线性”顺序引出的电极，变成本体底面之下“全平面”式的格栅阵排列。这样，既可以疏散引脚间距，又能够增加引脚数目。焊球阵列在器件底面可以呈完全分布或部分分布，如图8所示。

图8  BGA封装的集成电路

（1）BGA方式能够显著地缩小芯片的封装表面积：假设某个大规模集成电路有400个I/O电极引脚，同样取引脚的间距为1.27 mm，则正方形QFP芯片每边100条引脚，边长至少达到127 mm，芯片的表面积要160 cm2以上；而正方形BGA芯片的电极引脚按20×20的行列均匀排布在芯片的下面，边长只需25.4 mm，芯片的表面积还不到7 cm2。可见，相同功能的大规模集成电路，BGA封装的尺寸比QFP的要小得多，有利于在PCB电路板上提高装配的密度。

（2）从装配焊接的角度看，BGA芯片的贴装公差为0.3 mm，比QFP芯片的贴装精度要求0.08 mm低得多。这就使BGA芯片的贴装可靠性显著提高，工艺失误率大幅度下降，用普通多功能贴片机和回流焊设备就能基本满足组装要求。

（3）采用BGA芯片，使产品的平均线路长度缩短，改善了电路的频率响应和其他电气性能。

（4）用回流焊设备焊接时，锡球的高度表面张力导致芯片的自校准效应（也称“自对中”或“自定位”效应），提高了装配焊接的质量。

正因为BGA封装有比较明显的优越性，所以大规模集成电路的BGA品种也在迅速多样化。现在已经出现很多种形式，如陶瓷 BGA（CBGA）、塑料 BGA（PBGA）以及微型BGA（Micro-BGA、μBGA或CSP）等，前两者的主要区分在于封装的基底材料，如CBGA采用陶瓷，PBGA 采用 BT 树脂；而后者是指那些封装尺寸与芯片尺寸比较接近的微型集成电路。

目前可以见到的一般BGA芯片，焊球间距有1.5 mm、1.27 mm、1.0 mm三种；而μBGA芯片的焊球间距有0.8 mm、0.65 mm、0.5 mm、0.4 mm和0.3 mm多种。

7.CSP封装

CSP的全称为Chip Sceie package，为芯片尺寸级封装的意思。是BGA进一步微型化的产物，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒（Die）大不超过1.4倍。CSP封装可以让芯片面积与封装面积之比超过1∶1.14，已经非常接近于1∶1的理想情况。

在相同的芯片面积下，CSP所能达到的引脚数明显的要比TSOP、BGA引脚数多得多。TSOP最多为304根引脚，BGA的引脚极限能达到600根，而CSP理论上可以达到1000根。由于如此高度集成的特性，芯片到引脚的距离大大缩短了，线路的阻抗显著减小，信号的衰减和干扰大幅降低。CSP 封装也非常薄，金属基板到散热体的最有效散热路径仅有0.2 mm，提升了芯片的散热能力。

目前的 CSP 还主要用于少 I/O 端数集成电路的封装，如计算机内存条和便携电子产品。未来则将大量应用在信息家电（IA）、数字电视（DTV）、电子书（E-Book）、无线网络WLAN/GigabitEthemet、ADSL/等新兴产品中。

The End

每天持续分享，敬请留意！