资讯
如何使用Arduino构建一个无线门铃(2023-06-20)
将在本文后面讨论更多
接收电路：
射频接收器是一个简单的电路，由射频调谐电路、放大器电路和锁相环电路组成。
RF调谐器用于将电路调谐到特定频率，该频率需要满足发射频率。放大器电路......
采用芯片测试的环路滤波器设计(2024-07-24)
采用芯片测试的环路滤波器设计; 小数分频频率合成器在测试时必须外接一个环路滤波器电路与压控振荡器才能构成一个完整的锁相环电路。其外围电路中环路滤波器的设计好坏将直接影响到芯片的性能测试。以......
锁相环的工作原理是什么？ 锁相环的PSIM仿真介绍(2024-08-01)
相位差转换频率控制信号，消除它们的频差。在锁相环电路的稳定态，输入信号和反馈输入信号可以有稳定的相位误差，但频率误差为零。当输出信号直接接回环路鉴相器时，锁相环可以实现输出信号对输入信号的相位跟踪。
根据......
采用处理器实现便携式振动测试分析仪的改进设计(2023-05-25)
等组成，输出交流的波形信号或直流信号（间隙电压或振动烈度）， 信号输入接口板还包括一个锁相环电路，使AD7864的采样频率是转速的128倍，即每个周期采样128点。
信号输入接口板和底板的连接关系如图4所示......
音频均衡器电路(2023-08-08)
器 - 1
元件描述：
1. 锁相环（用于压控振荡器）：
锁相环集成电路的 12 号引脚与 220K 欧姆（R2 和 R4）相连。R2 或 R4 的大值意味着仅有微小的偏移。为了避免在输入为 0V......
LCD液晶显示屏的闪屏问题(2023-08-03)
比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。许多电子设备要正常工作，通常......
耐福功放NTP8928芯片详细性能的概述(2023-06-19)
耐福功放NTP8928芯片详细性能的概述;韩国耐福功放NTP8928使用工业标准的I2C总线与主机通信，主机IC可以通过I2C总线读写内部寄存器。NTP8928的系统内部时钟由外部主时钟生成芯片上的锁相环......
拆解后的固态激光雷达全面介绍(2023-06-07)
般的FPGA最大不同是其内置PLL锁相环电路。PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时脉讯号，使高频器件正常工作，如内存的存取资料等。
PLL用于......
一、编写 s3c24x0 的 bootloader——介绍、看门狗及时钟设置(2024-08-26)
一、编写 s3c24x0 的 bootloader——介绍、看门狗及时钟设置;1.1 介绍
1.1.1 bootloader 的作用
bootloader 的终极功能就是为了启动内核。
从上面可以知道最简单......
出色的音频性能如何实现?即插即用的数字D类放大器少不了(2023-01-11)
然而，新型的D类音频放大器即使在这样的时钟抖动下仍具备大于103dB的动态范围性能。跳周期时钟可通过处理器上的逻辑门电路来生成。新器件不需要锁相环解决方案必需的振荡器或环路滤波器。参见图4。
图4......
诲人不倦——Prof. Behzad Razavi(2017-02-21)
括理论方面的。工程方面，Razavi以及他的学生们提出了许多新电路结构以提升电路性能，例如最近他的学生Long Kong与他一起在新发表在ISSCC的锁相环电路中实现了接近于参考频率一半的锁相环带宽，突破......
出色的音频性能如何实现？ 即插即用的数字D类放大器少不了(2023-01-11)
跳周期生成的12.288MHz MCLK
然而，新型的D类音频放大器即使在这样的时钟抖动下仍具备大于103dB的动态范围性能。跳周期时钟可通过处理器上的逻辑门电路来生成。新器件不需要锁相环......
出色的音频性能如何实现？即插即用的数字D类放大器少不了(2023-01-12)
MCLK
然而，新型的D类音频放大器即使在这样的时钟抖动下仍具备大于103dB的动态范围性能。跳周期时钟可通过处理器上的逻辑门电路来生成。新器件不需要锁相环解决方案必需的振荡器或环路滤波器。参见图4......
从概念到关键指标，一文弄清PLL频率合成器那些事(2023-02-02)
从概念到关键指标，一文弄清PLL频率合成器那些事;因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输......
STM32中的时钟(2024-01-10)
高速外设I/O、串口通信、SPI等等；
低速时钟：用于低速外设RTC看门狗 ；
倍频器：时钟与外设进行时钟适配。
相关寄存器讲解
PLLSRC锁相环倍频器时钟源选择内部高速时钟2分频......
锁相环路构成与工作机制(2024-02-02)
锁相环路构成与工作机制;锁相环由哪三部分组成锁相环（Phase Locked Loop，PLL）通常由以下三部分组成：1. 相位比较器（Phase Comparator/Phase Detector......
带你揭晓单片机定时原理！(2022-12-09)
机系统中晶振的主要作用就是为系统提供基本的时钟信号，晶振通常与锁相环电路配合使用，来提供系统所需的时钟频率。如果不同子系统需要不同频率的时钟信号，可以用与同一个晶振相连的不同锁相环来提供。
所以说，单片......
夺冠模拟邀请赛(2022-09-14)
到题目时宋玉成松了一口气，觉得自己可以用锁相环电路来实现题目的要求。赛后，大连理工大学李胜铭老师对题目的分析是：首先体现了对基础知识的考察：锁相环电路是通信电子电路中的基本知识点。基于专用芯片进行搭建也考察了学生硬件电路......
清华大学集成电路学院教授李宇根入选2023年度IEEE Fellow(2022-11-23)
本小数分频频率综合器的设计工作。
2001至2006年, 在美国IBM公司Thomas J. Watson研究中心从事高速I/O串口时钟设计，包括低抖动锁相环、时钟数据恢复和片上可测性电路等。
2006年起......
讲讲基于STM32的硬件资源(2024-07-19)
与晶振
在STM32中，有五个时钟源，分别为HSI、HSE、LSI、LSE、PLL。其实是四个时钟源，如图6所示（灰蓝色），PLL是由锁相环电路倍频得到PLL时钟。
（1）HSI是高速内部时钟，RC......
什么是相位噪声 相位噪声的三种测量方案(2023-03-29)
鉴相器增益下降，不适于近端相噪的测试- 设置复杂且需要进行校准- 难以获得合适的延迟线
信号源分析仪法（双通道锁相环互相关法）
- 操作简单，无需复杂的设置和系统校准- 在宽泛的偏移范围内测量非常低的相噪- 互相......
采用CPLD器件MAX7128实现温度控制系统的应用设计(2024-03-04)
准确的控制导通时刻。在传统的控制系统中一般利用模拟锁相环电路提取市电的同步信号，但加大了电路构成的复杂程度。在本系统中省去了模拟锁相环器件，简化了电路结构。硬件电路描述如下：
（1）采用变压器将220V......
基于高相位检测器频率高性能PLL实现带内噪声和集成抖动(2023-04-20)
电源-GHz时VCO高达22.6-GHz，输出相位一些器件同步。主要用在雷达和电子战，5G和毫米波无线基础设备。微波回程，测试和测量设备，高速数据传感器。这里介绍了LMX2820主要特性，以及一些单一和典型的波应用电路图......
基于单片机控制数字移相器的系统硬件电路设计(2023-06-06)
器及键盘/显示等电路构成。
1.1输入信号倍频电路
倍频电路由锁相环CC4046及双BCD同步加法计数器4518组成。4518作分频器用，实现720分频，其中，U3：A实现9分频，U2实现80分频。倍频电路中锁相环的输入信号是经过电压比较电路......
一文详解STM32的时钟系统(2024-01-29)
分频或者倍频作为系统时钟SYSCLK来使用。
PLL为锁相环倍频输出，其时钟输入源可选择为HSI/2、HSE或者HSE/2。倍频可选择为2~16倍，但是其输出频率最大不得超过72MHz。通过......
STM32的时钟树与配置方法(2024-02-03)
时钟
Keil编写程序是默认的时钟为72Mhz，其实是这么来的：
外部高速晶振HSE提供的8MHz（大小与电路板上的晶振相关）通过PLLXTPRE分频器后，进入PLLSRC选择开关，进而通过PLLMUL锁相环......
详解STM32的时钟系统(2023-01-04)
分频或者倍频作为系统时钟SYSCLK来使用。
PLL为锁相环倍频输出，其时钟输入源可选择为HSI/2、HSE或者HSE/2。倍频可选择为2~16倍，但是其输出频率最大不得超过72MHz。通过......
STM32时钟系统的基础知识(2024-07-31)
,一般采用8Mhz的晶振，为系统提供更为精确的主时钟。
图2.6 外置高速时钟HSE
03 HSE、HSI和PLL的使能
3.1 系统时钟源的使能
Stm32的时钟源主要有： 内部时钟、外部时钟、锁相环......
网络分析仪维修故障方法总结(2023-03-08)
:开机后,屏幕出现锁相错误。锁相电路涉及的电路很多,由框图可知,它由信号源部分、信号分离部分、R通道采样部分及其相关电路组成。出现这种错误信息,首先须做相位校准,校准通不过,则可判断仪器出现硬件故障;再检查与锁相环......
赛前答疑《第七届大学生集成电路设计大赛》之华大九天杯赛题理解及Aether软件使用方法(2017-06-06)
广大参赛学生提供了正版软件Aether，Aether是一款非常优秀的国产集成电路设计EDA软件，可以帮助电路设计者进行全流程的电路设计。在此次答疑中，我们将结合华大九天杯赛题（整数分频锁相环），就Aether软件......
担心STM32时钟PLL各参数配错吗？(2023-06-13)
个系列的时钟树可以看得出来，最早F1系列的时钟功能相对比较简单，到这后面H7、G0的时钟越来越丰富。
今天讲述一下其中的PLL环节。
2关于PLL
什么是PLL？
PLL：Phase Locked Loop锁相环......
STM32时钟要先倍频N倍再分频的原因是什么？(2024-03-27)
锁相环。
PLL用于振荡器中的反馈技术，通常需要外部的输入信号与内部的振荡信号同步。
一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，实现转成高频，但并......
STM32单片机最小系统设计(2023-05-24)
方STM32数据手册中，高速外部时钟（HSE）可接4MHz~16MHz的晶振，我们一般接8MHz的晶振，方便进行倍频，在经过PLL锁相环倍频输出后，供给STM32的外设使用。下图所示的时钟电路......
车系统级芯片SoC：汽车系统级芯片概览及AEC-Q100车规(2024-06-03)
、ROM、EEPROM和闪存中的一种或多种;
3.一种振荡器及锁相环电路，用以提供时间脉冲信号；包括计数器及计时器，外设电源电路；
4.各种标准的连线接口，如USB、火线、以太网、通用......
AD800数据手册和产品信息(2024-11-11 09:20:41)
它基于PLL的时钟恢复电路不同，这些器件不需要前同步码或外部VCXO来锁定输入数据。电路利用两个控制环路采集频率和相位锁定。首先由频率采集控制环路采集输入数据的时钟频率，然后由锁相环采集输入数据的相位，并确......
AD9546数据手册和产品信息(2024-11-11 09:20:32)
10 个时钟输出同步为多达八个输入基准电压源中的任意一个。数字锁相环 (DPLL) 减少了与外部基准电压源相关的时序抖动，而模拟锁相环 (APLL) 提供了具有低抖动输出时钟的频率转换。数字控制的环路和保持电路......
具有两种测量功能的高性能频谱分析仪FSU的设计(2023-05-31)
偏移范围以及其它一些测量设置参数，像带宽、滤波器类型、平均次数等同样容易设置。菜单的设置跟应用固件FS-k40相类似，从而使得操作非常简单。
当开始测量相位噪声时，屏幕上会显示“Locked”或者“Unlocked”表明锁相环......
中兴某研发部原理图，电路设计，EMC等规范文档，收藏自检(2024-11-04 21:14:11)
对于逻辑芯片的输入时钟，如果使用内部锁相环，必须保证时钟的输入频率、占空比、抖动、输出频率满足锁相环要求。锁相环电路尽量按照芯片提供的参考电路......
基于单片机AT89C52和MC145152芯片实现汽车MP3无线发射器的设计(2023-06-19)
选定以单片机控制、MC145152为核心的数字锁相环频率合成电路，实现了频率自动跟踪，中心频率稳定度达到了要求。设计成数控可变频，得到任意的频率，经测试，具有比较高的频率稳定度和可靠性。
......
常用反馈控制电路：锁相环PLL、自动增益AGC、自动频率AFC(2024-11-28 11:12:51)
常用反馈控制电路：锁相环PLL、自动增益AGC、自动频率AFC;
反馈控制是电子技术中一种非常重要的技术。反馈控制的基本原理是从电路的输出端取出一部分信号（取样信号），再对取样信号进行比较分析来判断电路......
基于ET13X210/ET13X221器件实现汽车电子收费系统的设计(2023-05-30)
型发射器内集成了锁相环、频道选择器和发射缓存器。ET13X210型接收器集成了锁相环、混频器、中频放大器、滤波器、解调器和频道选择器，其结构图分别如图2和图3所示，该电路具有如下特点：
使用片内锁相环......
PLL，FCLK、HCLK、PCLK，AHB/APB （S3C2410）(2023-05-10)
PLL，FCLK、HCLK、PCLK，AHB/APB （S3C2410）;1、PLL（锁相环）为了降低电磁干扰和降低板间布线要求，芯片外接的晶振频率通常很低（这块板子用的12MHz），通过......
以AT89S51单片机为控制核心的智能家庭防盗报警系统设计(2023-07-11)
模拟摘机检测电路图
而回铃音、忙音、线路错误音等电话进程音是载波为450Hz 的信号，各种信号不同的只是调制的周期、占空比不同，所以对这些信号的检测是检测450Hz 的信号的周期和占空比。该电路利用锁相环......
基于STM32时钟系统的开发及配置(2024-09-14)
钟树图：
由图可知，STM32F10XX有两级时钟
第一级时钟
* 高速内部时钟（HSI）
* 锁相环时钟（PLLCLK）
* 高速外部时钟（HSE）
第二级时钟
* 低速内部时钟（LSI）
* 低速......
单片机stm32之时钟树以及修改系统时钟频率(2022-12-26)
=high，i=internal)，可以在主图中找到这个HSI RC，还有一个是HSE(外部高速时钟源，e=external)，最后一个是PLLCLK(pll为锁相环提供，也可以在主图中找到)。。但系......
PLC电气电路控制的按钮互锁正反转控制电路图解析(2024-02-26)
怎么样转换为梯形图，进而转化为PLC受控的逻辑指令的，为了更加清晰直观的说明这一路的变化，我们以最简单的：按钮互锁正反转控制电路为例。
一、电气控制部分
1、按钮互锁正反转控制电路的引入原因
2、按钮互锁正反转控制的主电路......
灿芯半导体发布通用高性能小数分频锁相环IP及相关解决方案(2024-07-16)
灿芯半导体发布通用高性能小数分频锁相环IP及相关解决方案;一站式定制芯片及IP供应商——灿芯半导体（上海）股份有限公司（灿芯股份，688691）宣布成功研发出一款通用高性能小数分频锁相环......
S3C2440 初始化时钟(2024-07-25)
我的板子接了12MHz的晶振，所以将晶振设置为输入的时钟源；OM2和OM3都设置为0。
2、锁相环设置(MPLLCON寄存器)
MPLLCON寄存器:
MPLL 时钟的计算公式:
S3C2440技术......
学子专区—ADALM2000实验：锁相环(2023-04-21)
学子专区—ADALM2000实验：锁相环;目标
本实验活动介绍锁相环(PLL)。PLL电路有一些重要的应用，例如信号调制/解调（主要是频率和相位调制）、同步、时钟和数据恢复，以及......
ADALM2000实验：锁相环(2023-02-09)
ADALM2000实验：锁相环;本实验活动介绍锁相环(PLL)。PLL电路有一些重要的应用，例如信号调制/解调（主要是频率和相位调制）、同步、时钟和数据恢复，以及倍频和频率合成。在这项实验中，您将建立一个简单......
相关企业
;深圳锐迪芯电子;;深圳市锐迪芯电子有限公司是一家专注于射频和模拟集成电路设计、研发和销售的高科技公司,公司已开发出锁相环，音频前置放大器，晶体振荡器等十多款射频集成电路芯片，广泛应用于对讲机、无绳
;美芯集成电路（深圳）有限公司;;美芯，全班海外华人技术力量，致力于开发锁相环系列芯片。现已成功开发出了频率低至20MHz高达1.6GHz高中低频多款锁相环芯片，可全面取代国外品牌，如三星8825
;北京航天新兴科技有限公司;;主营IC品牌 ADI-锁相环，高速ADC/ ATMEL 89系列/ AVAGO、TOSBIA、NEC高速光电藕合器（塑封，密封）
放大器、电子音量控制电路、显示驱动电路、收音电路、锁相环电路、红外遥控电路、马达伺服驱动电路、MCU、EPROM。主要应用于多媒体数码产品、汽车音响、迷你组合音响、DVD、LCDTV等消费电子产品，汽车
;杭州中科微电子;;我公司是位于杭州的芯片设计公司,专业设计音频功放芯片以及锁相环, GPS芯片等产品, 音频功放芯片主要是替代国半同类产品, 用于小功率功放市场
中心杭州分中心依托于杭州中科微电子有限公司，是重要的研发中心和博士、硕士生培养基地，是产、学、研有机结合的重要创新平台。 杭州中科微电子有限公司 位于浙江 杭州市，主营 音频功率放大器、锁相环电路
司在2008年推出美国博士设计的锁相环IC 1018A，此IC已在大型对讲机公司测试通过，部分对讲机工厂已经量产，另外我公司可以根据顾客的要求进行设计锁相环和时钟芯片，计划在09.05月起
为战略合作顾客提供制造革新及顾客服务等企业管理咨询服务.我公司在2008年推出美国博士设计的锁相环IC 1018A，此IC已在大型对讲机公司测试通过，部分对讲机工厂已经量产，另外我公司可以根据顾客的要求进行设计锁相环和时钟芯片，计划在09.05月起
及恒温晶振OCXO用IC和锁相环（频率综合）PLL集成电路IC等。同时本公司也承接各种集成电路的定制（代工）。
集成电路，产品包括音量和音质处理集成电路，收音机/电视机锁相环集成电路，音频功放集成电路，VFD/LED显示驱动集成电路，通用集成电路等。公司本着以品质第一，用户至上的经营宗旨，服务于广大的客户。相信