技术咨询
代买器件
商务客服
研发客服IT之家 12 月 11 日消息，众所周知，传统集成电路技术使用平面展开的电子型和空穴型形成互补结构，从而获得高性能计算能力，但这种密度的提高主要是靠缩小单元的尺寸来实现。例如，大家最常见的案例就是半导体行业的高精度尺寸微缩，从 14>10nm>7nm>5nm（不代表实际栅距）这样一直按照 0.7 的倍率不断迭代。
本文引用地址：据微电子学院官方公告，该学院教授周鹏、研究员包文中及信息科学与工程学院研究员万景团队绕过 EUV 工艺，研发出性能优异的异质 CFET 技术。IT之家了解到，相关成果已经发表于《自然 — 电子学》杂志上。
简单来说，研究人员创新地设计出了一种晶圆级硅基二维互补叠层晶体管，可以在相同的工艺节点下，实现器件集成密度翻倍，从而获得卓越的电学性能。
官方表示，极紫外光刻设备复杂，在现有技术节点下能够大幅提升集成密度的三维叠层互补晶体管 (CFET) 技术价值凸显，但全硅基 CFET 的工艺复杂度高且性能在复杂工艺环境下退化严重。
据介绍，这种硅基二维互补叠层晶体管利用成熟的后端工艺将新型二维材料集成在硅基芯片上，并利用两者高度匹配的物理特性实现 4 英寸大规模三维异质集成互补场效应晶体管。
这种技术可以实现了晶圆级异质 CFET 技术。相比于硅材料，二维原子晶体的单原子层厚度使其在小尺寸器件中具有优越的短沟道控制能力。该技术将进一步提升芯片的集成密度，满足高算力处理器，高密度存储器及人工智能等应用的发展需求。
▲ 硅基二维叠层晶体管的概念、晶圆级制造与器件结构 图源：官网
文章来源于:电子产品世界 原文链接
本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。