资讯

新思科技携手台积公司加速2nm工艺创新,为先进SoC设计提供经认证的数字和模拟设计流程(2023-10-19)
新思科技携手台积公司加速2nm工艺创新,为先进SoC设计提供经认证的数字和模拟设计流程;
摘要:
• 新思科技经认证的数字和模拟设计流程可提高高性能计算、移动......

新思科技携手台积公司加速2nm工艺创新,为先进SoC设计提供经认证的数字和模拟设计流程(2023-10-19)
新思科技的模拟设计流程在台积公司先进工艺上实现了节点之间的设计高效复用。作为经认证的EDA流程的一部分,新思科技提供可互操作的工艺设计套件(iPDKs)和新思科技IC Validator™......

Cadence与TSMC深化合作(2024-05-01)
。Cadence 和 TSMC 正在合作开发 AI 驱动的 Cadence 解决方案,驱动 AI 辅助的设计流程,以提高设计生产力和 PPA 优化 。
Cadence 定制/模拟设计流程......

新思科技携手台积公司加速2nm工艺创新,为先进SoC设计提供经认证的数字和模拟设计流程(2023-10-19)
新思科技携手台积公司加速2nm工艺创新,为先进SoC设计提供经认证的数字和模拟设计流程;多个设计流程在台积公司N2工艺上成功完成测试流片;多款IP产品已进入开发进程,不断加快产品上市时间
摘要......

新思科技携手台积公司加速2nm工艺创新,为先进SoC设计提供经认证的数字和模拟设计流程(2023-10-20 09:57)
新思科技携手台积公司加速2nm工艺创新,为先进SoC设计提供经认证的数字和模拟设计流程;多个设计流程在台积公司N2工艺上成功完成测试流片;多款IP产品已进入开发进程,不断......

新思科技面向台积公司先进工艺加速下一代芯片创新(2024-05-11)
摘要:
由Synopsys.ai™ EDA套件赋能可投产的数字和模拟设计流程能够针对台积公司N3/N3P和N2工艺,助力实现芯片设计成功,并加速模拟设计迁移。
新思......

高塔半导体联合楷登电子,共同推动汽车和移动IC开发(2022-07-18)
高塔半导体联合楷登电子,共同推动汽车和移动IC开发;近日,高塔半导体宣布与楷登电子合作推进汽车和移动IC开发。通过此次合作,两家公司正合作开发一种全新的汽车参考设计流程,使用Cadence......

联电与Cadence共同开发认证的毫米波参考流程达成一次完成硅晶设计(2022-11-30)
电子使用了业界黄金标准的电磁仿真器—Cadence EMX® Planar 3D Solver电磁模拟工具,为CMOS设计建立精准电磁模型,大幅度减少了从电路布局设计到布局后模拟验证所需的设计周期。
与过往的设计流程相较,聚睿电子更快地实现了一次完成硅晶设计并拥有精确的硅制程设计......

Agile Analog 提供了一整套 IoT 设计所需的关键模拟 IP(2022-10-21)
阶段得到公司的全力支持,以确保它满足设计的功率、性能和面积要求。 这还包括支持将 IP 集成到整体设计中。 块内的 IP 在内部互连并且块具有外部接口,因此它们看起来像数字块并且可以进入数字设计流程,从而......

的未来。Virtuoso Studio 采用全新的底层架构,以独特的方法来管理设计流程,可将当今大型设计的设计同步吞吐量提升 3 倍,助力客户满足激进的上市时间要求。
Virtuoso Studio 解决了客户在设计......

Cadence荣获六项2022 TSMC OIP年度合作伙伴大奖(2022-12-14)
合作开发了基于 Cadence Virtuoso® 设计平台的节点到节点工艺迁移流程,面向使用 TSMC 先进工艺节点技术的定制/模拟 IC 模块。这项合作确保了客户能够将 TSMC N5 或 N4......

西门子推出 Calibre 3DThermal 软件,持续布局 3D IC 市场(2024-06-25 14:33)
来自西门子的各种软件,包括新推出的 Innovator3D IC™。在所有设计流程中,Calibre 3DThermal 均可以捕捉和分析整个设计生命周期的热数据。西门子数字化工业软件 Calibre 产品......

西门子推出Solido设计环境软件,打造智能定制化IC验证平台(2023-07-31)
环境软件采用先进的人工智能技术进行 Signoff 偏差分析,并将这种技术无缝集成到云部署的智能设计环境中,这是我们在定制 IC 设计领域取得的重大突破,可为标准单元、存储器和模拟 IP 设计......

新思科技携手是德科技、Ansys面向台积公司4 纳米射频FinFET工艺推出全新(2023-10-30)
领先的电磁仿真工具将提升WiFi-7系统的性能和功耗效率。
● 集成的设计流程提升了开发者的生产率,提高了仿真精度,并加快产品的上市时间。
近日宣布,携手(Keysight)、共同......

概伦电子出席全球CEO峰会,斩获年度EDA产品大奖(2022-11-11 10:21)
和制造两个环节的接口,并以DTCO为核心竞争力推动EDA生态的建设,针对不同应用打造EDA参考设计流程,同时基于NanoDesigner平台,打造制造类EDA全流程和设计类EDA全流程,支撑......

楷领科技:EDA上云,为芯片开发提供无限扩张的算力资源(2022-08-19)
案和著名国产EDA产品组合而成,平台集成了云计算资源,可弹性授权使用的主流EDA工具,以及专业的自动化与定制化芯片设计流程服务、计算集群自动扩缩容技术等行业先进的应用技术。为用户提供一站式开箱即用的云上IC......

台积电携手新思科技开发7纳米制程设计平台(2016-10-20)
铜柱技术是一种透过减少渠道电阻与提升电子迁移 (electromigraTIon) 的强度,来提高效能的新技术。Design Compiler Graphical 和 IC Compiler II 已将渠道铜柱无缝融入其流程中,包括:在电路网表中插入渠道铜柱、在虚拟绕线图中模拟......

新思科技于2023台积公司OIP生态系统论坛上荣获多项年度合作伙伴大奖(2023-11-14)
新思科技于2023台积公司OIP生态系统论坛上荣获多项年度合作伙伴大奖;多个奖项高度认可新思科技在推动先进工艺硅片成功和技术创新领导方面所做出的卓越贡献
摘要:
新思科技全新数字与模拟设计流程......

Cadence 推出开拓性的 Virtuoso Studio,以人工智能为助力,开启模拟、定制和 RFIC 设计的未来(2023-04-20 16:14)
Virtuoso® Studio,以提供更好的设计体验,引领定制模拟设计的未来。Virtuoso Studio 采用全新的底层架构,以独特的方法来管理设计流程,可将当今大型设计的设计同步吞吐量提升 3 倍,助力......

® Studio,以提供更好的设计体验,引领定制模拟设计的未来。Virtuoso Studio 采用全新的底层架构,以独特的方法来管理设计流程,可将当今大型设计的设计同步吞吐量提升 3 倍,助力......

贝克微公布2023年度全年业绩(2024-03-26)
贝克微公布2023年度全年业绩;本文引用地址:● 收入上升31.6% 毛利率超55%
● 积极巩固「+IP+设计」核心竞争力
● 持续聚焦高端工业级模拟IC图案晶圆业务
苏州......

西门子与台积电合作由N3/N4先进制程,扩展到先进封装领域(2021-11-05)
助双方的共同客户在芯片代工厂的最先进制程上,顺利且快速地取得晶体硅设计的成功。
西门子对台积电最新制程的支持承诺更延伸至台积电3DFabric技术。目前,西门子已成功满足台积电3DFabric设计流程的设计要求。在鉴定流程......

干货:简析芯片反向设计流程(2017-07-03)
,除了这三大EDA厂商的IC设计工具外,Altera 、Xilinx、Keil Software这三家公司的软件quartus ii、ISE、KEIL开发环境等,都是对于IC设计流程......

开放、高效的射频设计解决方案。
• 业界领先的电磁仿真工具将提升WiFi-7系统的性能和功耗效率。
• 集成的设计流程提升了开发者的生产率,提高了仿真精度,并加......

新思科技携手是德科技、Ansys面向台积公司4纳米射频FinFET工艺推出全新参(2023-10-31)
解决方案。
● 业界领先的电磁仿真工具将提升WiFi-7系统的性能和功耗效率。
● 集成的设计流程提升了开发者的生产率,提高了仿真精度,并加快产品的上市时间。
新思科技(Synopsys, Inc.)近日......

新思科技于2023台积公司OIP生态系统论坛上荣获多项年度合作伙伴大奖(2023-11-14)
新思科技于2023台积公司OIP生态系统论坛上荣获多项年度合作伙伴大奖;
摘要:
· 新思科技全新数字与模拟设计流程认证针对台积公司N2和N3P工艺可提供经验证的功耗、性能......

西门子发布 Tessent RTL Pro 强化可测试性设计能力(2023-10-19)
(DFT) 任务。
随着 IC 设计规模不断增大、复杂性持续增长,工程师需要在设计早期阶段发现并解决可测试性问题,西门子的 Tessent 软件可以在设计流程......

西门子发布Tessent RTL Pro强化可测试性设计能力(2023-10-19)
的关键 (DFT) 任务。本文引用地址:随着 IC 设计规模不断增大、复杂性持续增长,工程师需要在设计早期阶段发现并解决可测试性问题,的 Tessent 软件可以在设计流程早期阶段分析和插入大多数 DFT......

台积电携手新思科技 开发 7 纳米制程设计平台(2016-10-18)
人员运用最新的制程科技来打造最快速的芯片,以符合现代芯片设计的高效能要求。因此,台积电与新思科技密切合作,共同针对台积电的 HPC 平台推出 ASIC-based 的设计流程 (design flow) 及方......

Cadence 荣获六项 2022 TSMC OIP 年度合作伙伴大奖(2022-12-14 15:20)
:Cadence 与 TSMC 合作开发了基于 Cadence Virtuoso® 设计平台的节点到节点工艺迁移流程,面向使用 TSMC 先进工艺节点技术的定制/模拟 IC 模块。这项合作确保了客户能够将 TSMC......

Cadence 荣获六项 2022 TSMC OIP 年度合作伙伴大奖(2022-12-14)
TSMC 合作开发了基于 Cadence Virtuoso® 设计平台的节点到节点工艺迁移流程,面向使用 TSMC 先进工艺节点技术的定制/模拟 IC 模块。这项合作确保了客户能够将 TSMC N5......

Cadence 荣获六项 2022 TSMC OIP 年度合作伙伴大奖(2022-12-14)
Virtuoso® 设计平台的节点到节点工艺迁移流程,面向使用 TSMC 先进工艺节点技术的定制/模拟 IC 模块。这项合作确保了客户能够将 TSMC N5 或 N4 工艺的源设计自动迁移到 N3E 工艺技术的新设计......

英诺达再发低功耗EDA工具,将持续在该领域发力(2023-04-25)
估算精度往往不够精确。到了设计流程后期,特别是物理实现之后,功耗的估算会更精确,但此时可采用的功耗优化方法与优化的程度都比较有限。
IC设计流程与低功耗设计
英诺达此次推出的EDA工具GPA是针......

西门子收购 Insight EDA 扩展 Calibre 可靠性验证系列(2023-11-16)
子数字化工业软件近日宣布完成对 Insight EDA 公司的收购,后者能够为全球集成电路 (IC) 设计团队提供突破性的电路可靠性解决方案。
Insight EDA 创立于 2008 年,致力为全球范围的客户提供模拟......

西门子再出手收购 Insight EDA 扩展 Calibre 可靠性验证系列(2023-11-17)
团队提供突破性的电路可靠性解决方案。
Insight EDA 创立于 2008 年,致力为全球范围的客户提供模拟/混合信号和晶体管级别的定制化数字设计流程。Insight EDA 是依托 EDA 自动化解决特定设计......

新思科技连续12年获台积公司“OIP年度合作伙伴”,携手引领芯片创新(2022-12-15)
,以便在从台积公司N5和N4工艺迁移到新的N3E工艺时,可高效率地重复利用模拟和IP设计。该流程支持在目标工艺上使用基于模板的布局和布线解决方案,以实现模拟电路优化和布局再生。
新思科技经产品验证的数字和定制设计流程......

新思科技于2023台积公司OIP生态系统论坛上荣获多项年度合作伙伴大奖(2023-11-14)
新思科技于2023台积公司OIP生态系统论坛上荣获多项年度合作伙伴大奖;多个奖项高度认可新思科技在推动先进工艺硅片成功和技术创新领导方面所做出的卓越贡献摘要:• 新思科技全新数字与模拟设计流程......

台积电3纳米量产在即,宣布新思科技数字与客制化设计平台获认证(2021-11-02)
双方的战略合作,台积电能让客户实现新一代HPC、移动、5G和AI设计,并快速将创新的产品推向市场。另外,数字设计流程是以紧密整合的“新思科技融合设计平台”为基础,采用最新技术以确保更快速的时序收敛(timing......

概伦电子杨廉峰:打造以DTCO为核心驱动力的EDA全流程(2022-11-15)
集成度和复杂度不断提升、工艺难度增大器件尺寸缩小,对EDA也提出了更高的要求。
杨廉峰介绍了EDA的重要性。EDA不仅仅是软件,更是IC设计和制造流程的支撑,芯片设计方法学的载体。因此,EDA的价......

福尼亚州桑尼维尔,2024年3月4日 – 新思科技 近日宣布,其人工智能驱动的数字和模拟设计流程已通过英特尔代工(Intel Foundry)的Intel 18A工艺认证。此外,通过集成高质量的新思科技基础IP和针......

Cadence宣布完成对NI子公司AWR收购,加速5G RF通信发展(2020-01-17)
决方案旨在提升和监控半导体、计算机系统、网络工程和电信设备、消费电子产品以及其它各类型电子产品的设计。产品涵盖了电子设计的整个流程,包括系统级设计,功能验证,IC综合及布局布线,模拟、混合......

新思科技与英特尔深化合作,以新思科技IP和经Intel 18A工艺认证的EDA流(2024-03-05)
福尼亚州桑尼维尔,2024年3月4日 – 新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布,其人工智能驱动的数字和模拟设计流程已通过代工(Intel Foundry)的Intel 18A......

解决方案。
业界领先的电磁仿真工具将提升WiFi-7系统的性能和功耗效率。
集成的设计流程提升了开发者的生产率,提高了仿真精度,并加快产品的上市时间。
新思科技(Synopsys, Inc., 纳斯......

新思科技携手是德科技、Ansys面向台积公司4 纳米射频FinFET工艺推出全新参考流程,助力加速射频芯片设计(2023-10-31 10:44)
解决方案。• 业界领先的电磁仿真工具将提升WiFi-7系统的性能和功耗效率。• 集成的设计流程提升了开发者的生产率,提高了仿真精度,并加快产品的上市时间。新思科技(Synopsys, Inc., 纳斯......

新思科技连续12年获台积公司“OIP年度合作伙伴”,携手引领芯片创新(2022-12-15)
支持在目标工艺上使用基于模板的布局和布线解决方案,以实现模拟电路优化和布局再生。
新思科技经产品验证的数字和定制设计流程已在台积公司N3E工艺中获得认证。该流程和新思科技广泛的基础IP、接口IP组合已经在N3E工艺......

新思科技连续12年获台积公司“OIP年度合作伙伴”,携手引领芯片创新(2022-12-15 10:07)
支持在目标工艺上使用基于模板的布局和布线解决方案,以实现模拟电路优化和布局再生。• 新思科技经产品验证的数字和定制设计流程已在台积公司N3E工艺中获得认证。该流程和新思科技广泛的基础IP、接口IP组合已经在N3E工艺......

联电联合Cadence共同开发3D-IC混合键合参考流程(2023-02-02)
低功耗(40LP)工艺作为片上堆栈技术的展示,双方合作验证了该设计流程中的关键3D-IC功能,包括使用Cadence的Integrity 3D-IC平台实现系统规划和智能桥突创建。Cadence......

新思科技提供跨台积公司先进工艺的参考流程,助力加速模拟设计迁移(2023-10-24)
。这一开放式射频设计流程能够帮助射频 SoC 开发者兼顾性能、功耗效率和产品上市时间的要求。
上市情况
新思科技模拟设计迁移解决方案和射频设计......

是德科技、新思科技和Ansys携手为台积电的先进4nm射频FinFET制程打造全新参考流程(2023-10-11)
已经无法满足如今的 WiFi-7 片上系统和射频子系统设计需求。要应对新的版图相关效应,设计人员必须具备详细的仿真和建模能力,并且必须能够准确签核。其他商用工具和工作流程无法满足如台积电这类顶尖芯片制造企业的严苛要求,通常也没有能力对包含数百个耦合信号端口的现代模拟设计......

人员必须具备详细的仿真和建模能力,并且必须能够准确签核。其他商用工具和工作流程无法满足如台积电这类顶尖芯片制造企业的严苛要求,通常也没有能力对包含数百个耦合信号端口的现代模拟设计进行建模。”
新思......
相关企业
及质量保证体系,支持正向和反向设计流程。 高浪科技主要从事模拟集成电路及各种传感器专用集成电路的设计、开发和销售,并承接客户委托的集成电路设计、开发和服务。公司尤其擅长于双极模拟
及质量保证体系,支持先进的 IC 设计流程,设计线宽覆盖0.18u-1.5um,工艺覆盖 CMOS、BiCMOS、BiPOLAR,主要从事消费类芯片以及工业级芯片设计,以数模混合电路设计为主,同时
工作站。同时拥有数字逻辑 (Digital)、模拟混合(Mix-Signal) 、片上系统 (SOC) 芯片的设计流程和方法。目前自主开发的产品有液晶驱动芯片系列、针式打印机控制板及驱动芯片(兼容
微电子现有员工12人,100%员工具有大学本科以上学历。设计平台配备 SUN 服务器及工作站,同时拥有数字逻辑 (Digital)、模拟混合(Mix-Signal) 、片上系统 (SOC) 芯片的设计流程
力量雄厚,有一流具有丰富集成电路设计验的芯片设计人员,本公司在基于已拥有的多项独有的芯片设计技术、成熟的芯片设计流程技术、顺畅的芯片封装渠道、成功的市场运作经验。欢迎您来电咨询,我们
宗旨,为客户提供最完善的设计及技术支持服务。深圳市天微电子有限公司拥有先进的工作站以及集成电路测试仪器,并以深圳集成电路产业化基地为依托,拥有完善的集成电路设计流程及质量保证体系,支持正向和反向IC设计流程
、数字集成电路以满足客户需求。 我们完全采用正向设计流程,能根据客户的要求快速并灵活地定制产品,集全体专家之智慧,通过现场服务、电话
及质量保证体系,支持正向和反向IC 设计流程,设计线宽覆盖0.18u-1.5u CMOS/BiCMOS/BiPOLAR工艺,同时为用户提供成熟的 IP ,向同行提供 IP 交易与验证平台,并与国内集成电路生产、封装
及质量保证体系,支持先进的 IC 设计流程,设计线宽覆盖0.18u-1.5um,工艺覆盖 CMOS、BiCMOS、BiPOLAR,主要从事消费类芯片以及工业级芯片设计,以数模混合电路设计为主,同时
,并以数模混合电路为主。公司拥有先进的集成电路设计工作站与IC测试仪器设备,完善的集成电路设计流程可以提供先进的 IC 设计支持。设计线宽覆盖0.18u-1.5um,技术