西门子数字化工业软件近日在台积电2021开放创新平台 （Online Open Innovation Platform，OIP） 生态系统论坛中宣布，与台积电合作带来一系列的新产品认证，包括双方在云计算支持IC设计，以及台积电的全系列3D晶体硅堆栈，还有先进封装技术3DFabric方面已经完成关键的里程碑。

西门子有多项EDA产品最近通过了台积电的N3与N4制程认证，包括Calibre nmPlatform-西门子领先的IC Sign-off实体验证解决方案，以及Analog FastSPICE平台-可针对纳米级模拟、无线射频 （RF)、混合式信号、内存与定制化数字电路，提供最先进的电路验证功能。此外，西门子也与台积电密切合作，推动西门子Aprisa布局与绕线解决方案获得先进制程认证，以协助双方的共同客户在芯片代工厂的最先进制程上，顺利且快速地取得晶体硅设计的成功。

西门子对台积电最新制程的支持承诺更延伸至台积电3DFabric技术。目前，西门子已成功满足台积电3DFabric设计流程的设计要求。在鉴定流程中，西门子改进了其Xpedition Package Designer （xPD) 工具，以支持使用自动化避免与矫正功能处理集成式扇出型芯片级封装 (InFO)设计规则。此外，Calibre 3DSTACK、DRC和LVS也获得了台积电最新的3DFabric科技（包括InFO、CoWoS和TSMC-SoIC）的支持与认证。对客户而言，这些支持3DFabric的解决方案可助其缩短设计与Signoff周期，并减少手动介入相关的错误。

同时，西门子也与台积电合作，针对台积电的3D晶体硅堆栈架构开发“可测试性设计”(DFT)流程。西门子的Tessent软件可提供采用阶层架构式DFT、SSN (Streaming Scan Network)、改善的TAP（测试访问端口）与IEEE 1687 IJTAG（内部联合测试工作群组）网络技术的先进DFT解决方案，这些技术都符合IEEE 1838标准。Tessent解决方案具备扩展性、灵活性与易用性，可协助客户优化IC测试技术相关的资源。

西门子与台积电近期也携手协助一家全球领先的IC设计公司使用Calibre工具在领先的云计算环境中大幅提升性能及扩展能力。Calibre针对云计算环境将最新设置、deck与引擎等多项技术进行优化，协助共同客户缩短芯片制造时间并加快上市速度。

封面图片来源：拍信网