s3c6410_时钟初始化

发布时间:2024-09-04  

参考:

1)《USER'S MANUAL-S3C6410X》第三章 SYSTEM CONTROLLER

2)u-boot/board/samsumg/smdk6410/lowlevel_init.S

1. PLL与CLK的关系:

详细关系图见用户手册122页Figure 3-2 The block diagram of clock generator。

三种PLL:APLL,MPLL,EPLL

四种CLK:ACLK,HCLK,PCLK

1)APLL产生ACLK,,ACLK为CPU提供时钟;

2)同步模式下APLL产生HCLK/PCLK,异步模式下MPLL产生HCLK/PCLK,HCLK为AXI/AHB总线上的外设提供时钟,PCLK为APB总线上的外设提供时钟;

3)EPLL主要为音频相关的外设提供时钟;

2. 时钟初始化的步骤

假设我们的目标时钟大小为:

ACLK: 532M

HCLK: 133M

PCLK: 66.5M

1)设置同步/异步模式

寄存器:OTHERS

地址:0x7E00F900

方法:

同步模式:设置[7][6]位为11,等待[11:8]位变成1111;

异步模式:设置[7][6]位为00,等待[11:8]位变成0000;

2)设置各PLL的锁定时间

寄存器:

APLL_LOCK

MPLL_LOCK

EPLL_LOCK

地址:

0x7E00F000

0x7E00F004

0x7E00F008

方法:

将三种PLL的锁定时间均设成最大值0xffff。

3)设置各CLK的分频系数

寄存器:

CLK_DIV0

地址:

0x7E00F020

方法:

各个CLK的输出频率,输入频率,分频系数的关系如下图:

为了得到预期的频率(532_133_66),各个RATIO取如下值:


#define PCLK_RATIO    3 //PCLK=266M/(3+1)=66.5M

#define HCLKX2_RATIO    1 //HCLKX2=532/(1+1)=266M

#define HCLK_RATIO    1 //HCLK=266/(1+1)=133M

#define MPLL_RATIO    1

#define ARM_RATIO    0 //ACLK=532M/(0+1)=532M

#define CLK_DIV0_VAL    

((PCLK_RATIO<<12)|(HCLKX2_RATIO<<9)|(HCLK_RATIO<<8)|(MPLL_RATIO<<4)|(ARM_RATIO))


4)设置各PLL的输出频率


寄存器:


APLL_CON


MPLL_CON


EPLL_CON0


EPLL_CON1


地址:


0x7E00F00C


0x7E00F010


0x7E00F014


0x7E00F018


方法:


(1)APLL/MPLL


APLL_CON/MPLL_CON中有三个参数:MDIV,PDIV,SDIV共同决定APLL/MPLL的输出频率:


FOUT = MDIV * FIN / (PDIV * 2^SDIV)

FIN,FOUT,MDIV,PDIV,SDIV的常见组合如下:

这里我们要产生533M的APLL/MPLL,故MDIV,PDIV,SDIV的取值如下:


#define APLL_MDIV    266

#define APLL_PDIV    3

#define APLL_SDIV    1

#define APLL_CON_VAL    ((1<<31)|(APLL_MDIV<<16)|(APLL_PDIV<<8)|(APLL_SDIV))


#define MPLL_MDIV    266

#define MPLL_PDIV    3

#define MPLL_SDIV    1

#define MPLL_CON_VAL    ((1<<31)|(MPLL_MDIV<<16)|(MPLL_PDIV<<8)|(MPLL_SDIV))


(2)EPLL


EPLL_CON0和EPLL_CON1中四个参数:MDIV,PDIV,SDIV,KDIV共同决定EPLL的输出频率:


FOUT = (MDIV + KDIV / 2^16 ) * FIN / (PDIV * 2 ^SDIV)


FIN,FOUT,MDIV,PDIV,SDIV,KDIV的常见组合如下:

这里我们要产生96M的EPLL,故MDIV,PDIV,SDIV,KDIV的取值如下:


#define EPLL_MDIV    32

#define EPLL_PDIV    1

#define EPLL_SDIV    2

#define EPLL_KDIV    0

#define EPLL_CON0_VAL    ((1<<31)|(EPLL_MDIV<<16)|(EPLL_PDIV<<8)|(EPLL_SDIV))

#define EPLL_CON1_VAL    (EPLL_KDIV)


5)选择时钟源


寄存器:


CLK_SRC


地址:


0x7E00F01C


方法:

我们选择PLL的输出作为时钟源,设置CLK_SRC的低三位为111。


3. 时钟初始化的汇编代码实现


clock.S


/*

ACLK: 532M

HCLK: 133M

PCLK: 66M

*/

#include 'clock.h'


.global clock_init


clock_init:

    ldr r0, =ELFIN_CLOCK_POWER_BASE


/*step1: set synchronous mode*/

    ldr r1, [r0, #OTHERS_OFFSET]

    mov r2, #0x40

    orr r1, r1, r2

    str r1, [r0, #OTHERS_OFFSET]


    nop

    nop

    nop

    nop

    nop


    mov r2, #0x80

    orr r1, r1, r2

    str r1, [r0, #OTHERS_OFFSET]


check_syncack:

    ldr r1, [r0, #OTHERS_OFFSET]

    mov r2, #0xf00    

    and r1, r1, r2    

    cmp r1, #0xf00

    bne check_syncack


/*step2: set pll lock time*/

    mov r1, #0xff00

    orr r1, r1, #0xff

    str r1, [r0, #APLL_LOCK_OFFSET]

    str r1, [r0, #MPLL_LOCK_OFFSET]

    str r1, [r0, #EPLL_LOCK_OFFSET]


/*step3: set clk divider ratio*/

    ldr r1, [r0, #CLK_DIV0_OFFSET]    

    bic r1, r1, #0xff00

    bic r1, r1, #0x00ff

    ldr r2, =CLK_DIV0_VAL

    orr r1, r1, r2

    str r1, [r0, #CLK_DIV0_OFFSET]


/*step4: set pll output frequency*/

    ldr r1, =APLL_CON_VAL

    str r1, [r0, #APLL_CON_OFFSET]

    ldr r1, =MPLL_CON_VAL

    str r1, [r0, #MPLL_CON_OFFSET]

    ldr r1, =EPLL_CON0_VAL

    str r1, [r0, #EPLL_CON0_OFFSET]

    ldr r1, =EPLL_CON1_VAL

    str r1, [r0, #EPLL_CON1_OFFSET]


/*step5: set clk src*/

    ldr r1, [r0, #CLK_SRC_OFFSET]

    mov r2, #0x7

    orr r1, r1, r2

    str r1, [r0, #CLK_SRC_OFFSET]


/*wait at least 200us to stablize all clock*/

    mov r1, #0x10000

1:    subs r1, r1, #1

    bne 1b


    mov pc, lr


4. 实验验证

编写一个流水灯的裸机程序,对比进行时钟初始化和不进行时钟初始化两种情况下流水灯闪烁的快慢。

频率对比如下:

APLL MPLL EPLL ACLK HCLKX2 HCLK PCLK
默认值(M) 400 133 97.7 400 133 133 66.5
当前值(M) 532 266 96 532 266 133 66.5


不进行时钟初始化时,CPU的默认频率是400M,

进行时钟初始化后,CPU的频率是532M,

故在时钟初始化的情况下,流水灯的闪烁速度要快一些。


文章来源于:电子工程世界    原文链接
本站所有转载文章系出于传递更多信息之目的,且明确注明来源,不希望被转载的媒体或个人可与我们联系,我们将立即进行删除处理。

相关文章

    交流调速后,可以大幅度节能,因而对感应电动机进行调速、节能的研究具有重要意义。 ▲三相感应电动机 三相感应电动机主要应用于计算机外部设备、车床系统、光电组合装置、阀门控制系统、核反应堆、平面磨床、数控机床、自动......
    负载,采用交流调速后,可以大幅度节能,因而对感应电动机进行调速、节能的研究具有重要意义。 ▲三相感应电动机 三相感应电动机主要应用于计算机外部设备、车床系统、光电组合装置、阀门控制系统、核反应堆、平面......
    以AT89S51v为控制核心的双色无表针钟表设计;本文提出了基于单片机的双色无表针钟表的设计方案。该方案硬件以AT89S51 单片机为控制核心,采用 74LS154(4-16 线译码器)扩展I/O......
    常见的汽车动力分类有哪些;燃油车:发动机提供动力+变速箱,路上最常见的车型,蓝牌 普通混合动力:发动机提供动力+小电机提供动力+变速箱,不用充电,代表车型丰田本田等,蓝牌,有的车型是蓝标 插电......
    常见的汽车动力分类有哪些?;燃油车:发动机提供动力+变速箱,路上最常见的车型,蓝牌 普通混合动力:发动机提供动力+小电机提供动力+变速箱,不用充电,代表车型丰田本田等,蓝牌,有的车型是蓝标 插电......
    ,在数控车床主轴驱动系统中,采用变频技术调节主轴的转速,对产品质量的提高、产量的增加、成本的降低和维修量的减少都有着举足轻重的作用,其正被广泛应用于生产中。下面,我们来介绍易能EN600系列......
    弹簧针磁吸充电线可以用于传统的手表吗;有客户问我们是专门做那种传统的手表的,你们的磁吸式的充电线内部有磁铁装置,传统的电子钟表的指针靠附近磁场走动计时,充电时充电线内的磁铁会干扰手表周围的磁场,这样......
    博世七大底盘控制核心技术解析; 与ESP10配合的DPB智能解耦制动系统 代表车型:蔚来新ES6 技术特点: DPB2.0智能解耦制动系统(Decoupled Power Brake)结合......
    将电池包上盖兼具车身地板功能,座椅直接安装在上盖之上,其代表车型有零跑C01; 电池包上盖集成车身地板,构成上盖“刀片电池”、托盘的整车三明治结构,直接将传统电池包变成了车身的一部分,代表车型有比亚迪海豹EV......
    中国上海举办的数控机床展览会(CCMT2024)。 在今年的展会上,除了展出去年11月加入尼得科集团的车床厂商“TAKISAWA”的车床之外,还会为您展示更丰富的产品阵容“面向......

我们与500+贴片厂合作,完美满足客户的定制需求。为品牌提供定制化的推广方案、专属产品特色页,多渠道推广,SEM/SEO精准营销以及与公众号的联合推广...详细>>

利用葫芦芯平台的卓越技术服务和新产品推广能力,原厂代理能轻松打入消费物联网(IOT)、信息与通信(ICT)、汽车及新能源汽车、工业自动化及工业物联网、装备及功率电子...详细>>

充分利用其强大的电子元器件采购流量,创新性地为这些物料提供了一个全新的窗口。我们的高效数字营销技术,不仅可以助你轻松识别与连接到需求方,更能够极大地提高“闲置物料”的处理能力,通过葫芦芯平台...详细>>

我们的目标很明确:构建一个全方位的半导体产业生态系统。成为一家全球领先的半导体互联网生态公司。目前,我们已成功打造了智能汽车、智能家居、大健康医疗、机器人和材料等五大生态领域。更为重要的是...详细>>

我们深知加工与定制类服务商的价值和重要性,因此,我们倾力为您提供最顶尖的营销资源。在我们的平台上,您可以直接接触到100万的研发工程师和采购工程师,以及10万的活跃客户群体...详细>>

凭借我们强大的专业流量和尖端的互联网数字营销技术,我们承诺为原厂提供免费的产品资料推广服务。无论是最新的资讯、技术动态还是创新产品,都可以通过我们的平台迅速传达给目标客户...详细>>

我们不止于将线索转化为潜在客户。葫芦芯平台致力于形成业务闭环,从引流、宣传到最终销售,全程跟进,确保每一个potential lead都得到妥善处理,从而大幅提高转化率。不仅如此...详细>>