2020年4月，国家发展改革委首次明确“新基建”范围包括三大领域：信息基础设施、融合基础设施和创新基础设施。

其中，两大领域都直接提及人工智能，在信息基础设施领域，人工智能与云计算、区块链一起被视为一种新技术基础设施；在融合基础设施中，人工智能则被视为支撑传统基础设施转型升级的重要工具。

2020年4月，国家发展改革委首次明确“新基建”范围包括三大领域：信息基础设施、融合基础设施和创新基础设施。

其中，两大领域都直接提及人工智能，在信息基础设施领域，人工智能与云计算、区块链一起被视为一种新技术基础设施；在融合基础设施中，人工智能则被视为支撑传统基础设施转型升级的重要工具。

三维集成技术助力人工智能芯片开发

人工智能作为“新基建”的一部分，发力于科技端，旨在为新一代信息技术和相关行业产业的创新提供算力、算法及算据（数据）层面的基础支持。其中算力作为人工智能应用的基础平台，从技术角度体现为各类型的人工智能芯片。

随着数据洪流时代的到来，人工智能的重要性日益凸显，而人工智能芯片的开发成为人工智能技术发展的关键一环。在面对急剧攀升的数据量和计算量时，计算和存储成为了人工智能芯片开发面临的两座大山，大规模的数据计算会造成存储的读取和返回远跟不上芯片的频率，产生严重的延迟，影响芯片整体性能的提升。

最理想的解决方案，其实是在三维集成技术架构下，打造真正的存算一体，突破“存储墙”的限制，所以集超高容量、超大带宽等特点于一身的存算一体人工智能芯片便应运而生。利用三维集成技术，可实现不同功能、不同技术节点芯片的整合、高密度互连，在成本可控的情况下又不损失性能。三维集成技术正是打造人工智能芯片的理想技术，可推动“新基建”所需要的人工智能的快速发展。

三维集成新技术：多片晶圆堆叠和芯片-晶圆异质集成

三维集成技术的代表企业武汉新芯，作为国内首家采用三维集成技术生产图像传感器、存储器和AI加速器芯片的制造商，已积累了多年大规模量产经验，产品集高性能、低功耗、高集成的优点于一体。其中武汉新芯硅通孔（TSV）和混合键合技术（Hybrid Bonding）已量产，并应用于两片晶圆堆叠的非存储类产品。如基于武汉新芯混合键合技术生产的AI加速器芯片正是打破传统的冯·诺依曼结构的例证，该芯片利用武汉新芯领先的三维集成堆叠技术，将ASIC和Memory芯片堆叠在一起，CPU可直接从堆叠后的芯片中调取数据，缩短了连接距离，增加带宽的同时降低了功耗，大大提升了芯片的运行效率，该芯片可应用于人工智能和高性能处理器等产品中。

基于现有的三维集成技术平台，武汉新芯正在积极研发多片晶圆堆叠和芯片-晶圆异质集成技术。

武汉新芯多片晶圆堆叠技术，将晶圆级混合键合和高深宽比硅通孔技术结合起来，配合相关临时键合和解键合工艺，实现不同功能晶圆垂直互连。运用该技术将DRAM晶圆堆叠互联，作为数据缓冲，实现对存储体的高速数据存取。现阶段采用后段封装工艺制造的HBM，因其凸点工艺的局限，存在散热性能差、连接数有限、生产效率不高等先天弊端，影响存储容量和带宽提升空间。针对此问题，利用多片晶圆堆叠技术工艺精度高、连接热阻低和生产效率高的优势可进一步减小芯片尺寸，增加带宽，降低延时和功耗，带来更好的产品体验。

武汉新芯多片晶圆堆叠技术计划于2021年量产，可实现三层及以上的多片晶圆堆叠，达到更低功耗，更高带宽和更快的传输速度，广泛应用于大数据时代高容量高带宽存储产品。

随着三维集成技术的深入迭代，晶圆厂和封装厂的技术相互借鉴和融合，逐渐催生出设计与工艺灵活度更高的芯片-晶圆异质集成的技术。

武汉新芯芯片-晶圆异质集成技术突破传统封装级连接方式，基于“类晶圆堆叠”混合键和技术，可提供晶圆和芯片堆叠在一起的多层解决方案，不再受上下die尺寸要求一致的限制，从而使堆叠方案更灵活，提升堆叠后产品的良率，降低产品成本。

武汉新芯计划于2022年推出芯片-晶圆异质集成技术，可实现容量和带宽的倍增，未来将广泛应用于物联网、人工智能和5G等多模块异质系统集成基础硬件。

武汉新芯三维集成技术平台可充分满足客户灵活多样的三维集成需求，为下一代全新架构的芯片系统提供强大技术支持。基于三维集成技术平台开发的人工智能芯片可以使传统的基础设施焕发全新的动能，帮助打造信息数字化的基础设施，助推新基建的实践发展。

三维集成技术助力人工智能芯片开发

人工智能作为“新基建”的一部分，发力于科技端，旨在为新一代信息技术和相关行业产业的创新提供算力、算法及算据（数据）层面的基础支持。其中算力作为人工智能应用的基础平台，从技术角度体现为各类型的人工智能芯片。

随着数据洪流时代的到来，人工智能的重要性日益凸显，而人工智能芯片的开发成为人工智能技术发展的关键一环。在面对急剧攀升的数据量和计算量时，计算和存储成为了人工智能芯片开发面临的两座大山，大规模的数据计算会造成存储的读取和返回远跟不上芯片的频率，产生严重的延迟，影响芯片整体性能的提升。

最理想的解决方案，其实是在三维集成技术架构下，打造真正的存算一体，突破“存储墙”的限制，所以集超高容量、超大带宽等特点于一身的存算一体人工智能芯片便应运而生。利用三维集成技术，可实现不同功能、不同技术节点芯片的整合、高密度互连，在成本可控的情况下又不损失性能。三维集成技术正是打造人工智能芯片的理想技术，可推动“新基建”所需要的人工智能的快速发展。

三维集成新技术：多片晶圆堆叠和芯片-晶圆异质集成

三维集成技术的代表企业武汉新芯，作为国内首家采用三维集成技术生产图像传感器、存储器和AI加速器芯片的制造商，已积累了多年大规模量产经验，产品集高性能、低功耗、高集成的优点于一体。其中武汉新芯硅通孔（TSV）和混合键合技术（Hybrid Bonding）已量产，并应用于两片晶圆堆叠的非存储类产品。如基于武汉新芯混合键合技术生产的AI加速器芯片正是打破传统的冯·诺依曼结构的例证，该芯片利用武汉新芯领先的三维集成堆叠技术，将ASIC和Memory芯片堆叠在一起，CPU可直接从堆叠后的芯片中调取数据，缩短了连接距离，增加带宽的同时降低了功耗，大大提升了芯片的运行效率，该芯片可应用于人工智能和高性能处理器等产品中。

基于现有的三维集成技术平台，武汉新芯正在积极研发多片晶圆堆叠和芯片-晶圆异质集成技术。

武汉新芯多片晶圆堆叠技术，将晶圆级混合键合和高深宽比硅通孔技术结合起来，配合相关临时键合和解键合工艺，实现不同功能晶圆垂直互连。运用该技术将DRAM晶圆堆叠互联，作为数据缓冲，实现对存储体的高速数据存取。现阶段采用后段封装工艺制造的HBM，因其凸点工艺的局限，存在散热性能差、连接数有限、生产效率不高等先天弊端，影响存储容量和带宽提升空间。针对此问题，利用多片晶圆堆叠技术工艺精度高、连接热阻低和生产效率高的优势可进一步减小芯片尺寸，增加带宽，降低延时和功耗，带来更好的产品体验。

武汉新芯多片晶圆堆叠技术计划于2021年量产，可实现三层及以上的多片晶圆堆叠，达到更低功耗，更高带宽和更快的传输速度，广泛应用于大数据时代高容量高带宽存储产品。

随着三维集成技术的深入迭代，晶圆厂和封装厂的技术相互借鉴和融合，逐渐催生出设计与工艺灵活度更高的芯片-晶圆异质集成的技术。

武汉新芯芯片-晶圆异质集成技术突破传统封装级连接方式，基于“类晶圆堆叠”混合键和技术，可提供晶圆和芯片堆叠在一起的多层解决方案，不再受上下die尺寸要求一致的限制，从而使堆叠方案更灵活，提升堆叠后产品的良率，降低产品成本。

武汉新芯计划于2022年推出芯片-晶圆异质集成技术，可实现容量和带宽的倍增，未来将广泛应用于物联网、人工智能和5G等多模块异质系统集成基础硬件。

武汉新芯三维集成技术平台可充分满足客户灵活多样的三维集成需求，为下一代全新架构的芯片系统提供强大技术支持。基于三维集成技术平台开发的人工智能芯片可以使传统的基础设施焕发全新的动能，帮助打造信息数字化的基础设施，助推新基建的实践发展。