资讯
莱迪思推出下一代LatticeECP4 FPGA系列(2011-12-01)
和通信引擎的结合是完成基于复杂串行协议的设计的理想选择，具有较低的成本，功耗和小尺寸的特点，同时加快了产品的上市时间。
创新的DSP处理技术，减少了乘法器的数量
LatticeECP4系列......
嵌入式FPGA IP正在发现更广阔的用武之地(2023-11-24 14:44)
嵌入式FPGA IP正在发现更广阔的用武之地;作者：郭道正 职务：Achronix Semiconductor中国区总经理
在日前落幕的“中国集成电路设计业2023年会......
高管视角：嵌入式FPGA IP正在发现更广阔的用武之地(2023-11-24)
高管视角：嵌入式FPGA IP正在发现更广阔的用武之地;作者：郭道正
职务：Achronix Semiconductor中国区总经理
在日前落幕的“中国集成电路设计业2023年会......
嵌入式FPGA IP正在发现更广阔的用武之地(2023-11-24)
嵌入式FPGA IP正在发现更广阔的用武之地;
在日前落幕的“中国设计业2023年会暨广州产业创新发展高峰论坛（ICCAD2023）”上，Achronix的Speedcore™FPGA硅知......
嵌入式FPGA IP正在发现更广阔的用武之地(2023-11-24)
嵌入式FPGA IP正在发现更广阔的用武之地;作者：郭道正
职务：Achronix Semiconductor中国区总经理
在日前落幕的“中国集成电路设计业2023年会......
嵌入式FPGA的面世，节省上百万芯片设计费用(2017-02-24)
之构建任意规模和结构的阵列
当中的一个复杂问题是客户需要各种规模和结构的嵌入式FPGA，并且人人都希望在使用芯片前可以在硅片中验证IP块。
例如，在16nm中，客户......
基于CORDIC算法的中频多路控守系统设计(2023-01-19)
再次搬移β1的角度，就可以将子带频率f1 的频率搬移到零中频的位置，计算为：
为节省资源，将式（3）和式（4）进行化简组合，每路复数运算由4 个乘法器变成3 个，得到：
2 多路控守FPGA实现......
FPGA时钟约束时钟余量超差解决方法(2024-12-19)
了成本会增加些的。
第二：尽量避免在FPGA中做乘法和除法的运算，除非这个FPGA有硬件乘法器。我使用的这个FPGA没有硬件乘法器，我就尽量利用左移或者右移来做乘法和除法运算。
第三：重新分配一下IO管脚......
该函数标识的信息(例如，乘法器、移位寄存器或存储器)可能会丢失。
同样，重要的是要确保主IP输入和输出的时钟是干净的。这是确保通过使用FPGA上提供的寄存器对物理输入和输出进行寻址的唯一方法。如果......
简化峰度计算检测信号干扰(2023-02-20)
上计算峰度是计算密集型的，主要是因为它需要除法运算。本设计思想完全避免了除法，使用两个乘法器和其他模块来判断输入数据是否通过峰态测试。这种方法利用了这样一个事实，即为了检查分布的正态性，只需......
将ASIC IP核移植到FPGA上——如何确保性能与时序以完成充满挑战的任务！(2024-08-26)
了如何将芯片的产品定义与设计和验证规划进行结合，详细讲述了在FPGA上使用IP核来开发ASIC原型项目时，必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始，通过阐述开发ASIC原型......
速度
加利福尼亚州圣何塞，2023年6月——高性能FPGA芯片和嵌入式FPGA硅知识产权（eFPGA IP）领域的领导性企业Achronix半导体公司日前宣布：Achronix网络基础架构代码（ANIC......
硅知识产权(eFPGA
IP)领域的领导性企业Achronix半导体公司日前宣布：Achronix网络基础架构代码(ANIC)现已包括400
GbE的连接速度。ANIC是一套灵活的FPGA IP......
Achronix再次突破FPGA网络极限！为智能网卡（SmartNIC）提供400 GbE速度和PCIe Gen 5．0功能(2023-06-28 16:06)
，Speedster7t FPGA芯片还带有分布在FPGA可编程逻辑阵列中的机器学习处理器（MLP）。每个MLP都是高度可配置的、计算密集型的单元模块，具有多达32个乘法器，可支持4到32位的......
串行器应用之如何将摄像头的RGB或YUV输出转换成RGB数据？(2023-08-04)
生成RGB数据，需要两到三次乘法运算和三到四次加法运算。尽管FPGA逻辑电路(门电路) 的延时只有几个纳秒，但载波传输、加法器、移位乘法器都会导致不同程度的延时，使整体延时增大。为了使延迟最小化，每个常数乘法器......
MP3音频解码优化系统设计分析(2024-09-10)
的实现有很多种，基本上都基于并行计算原则。由于每列结果与其他列不相关，因此可以通过增加乘法器多列同时计算，经过n次乘累加就可以得到最后结果。图3给出矩阵乘法器的结构。
显然，
这种结构的计算速度很快，但是使用乘法器......
电机位置传感器的软件解码与硬件解码方法(2024-08-06)
信息，并通过计算特定时间窗口内的脉冲数来确定速度。RDC解码过程如图2所示，振荡器产生励磁电压（约8kHZ，10Vrms）供电给旋转变压器位置传感器，而旋变输出正、余弦信号在RDC芯片内经过余弦乘法器和正弦乘法器......
提供了高速连接。
此外，Speedster7t FPGA芯片还带有分布在FPGA可编程逻辑阵列中的机器学习处理器（MLP）。每个MLP都是高度可配置的、计算密集型的单元模块，具有多达32个乘法器，可支持4到......
负载功率监控器改善了高端电流测量(2023-02-02)
电路可以在各种应用中测量电池充电和放电电流，并且与ADC内部的基准电压源同样有效，驱动R1-R2分压器。
图1.本电路使用高边功率/电流监测器（MAX4211）和带外部基准电压的ADC来测量电池充电电流。
IC的乘法器输出（P外） 为输......
Avant FPGA：创新的步伐永不停歇(2023-12-29 09:55)
/O 支持各种系统接口，以及专用的 LPDDR4 2400Mbps 接口，可提供高达 637K 密度的系统逻辑单元、高达 28-12.5G 的 SerDes 、以及多达 7200 个 INT8 乘法器......
Altera宣布在FPGA浮点DSP性能方面实现了变革(2014-04-23)
高性能计算 (HPC)、雷达、科学和医疗成像等。
含在Arria 10和Stratix 10器件中的硬核单精度浮点DSP模块基于Altera创新的精度可调DSP体系结构。传统的方法使用定点乘法器和FPGA逻辑......
Altera宣布在FPGA浮点DSP性能方面实现了变革(2014-04-23)
高性能计算 (HPC)、雷达、科学和医疗成像等。
含在Arria 10和Stratix 10器件中的硬核单精度浮点DSP模块基于Altera创新的精度可调DSP体系结构。传统的方法使用定点乘法器和FPGA逻辑......
vivado三种常用IP核的调用(2024-12-19)
，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言......
莱迪思发运首批低成本、低功耗LatticeECP4 FPGA样片(2012-06-06)
的密度最大的器件至部分客户。新的LatticeECP4 FPGA系列提供了多种200K LUT以下的低成本，低功耗的中档器件，具有高性能的创新，如低成本封装的6G SERDES，功能强大的DSP块和内置的基于硬IP的通......
CPLD/FPGA 内部结构与原理(2024-02-29)
提高FPGA的乘法速度，主流的FPGA中都集成了专用乘法器；为了适用通信总线与接口标准，很多高端的FPGA内部都集成了串并收发器（SERDES），可以达到数十Gbps的收发速度。Xilinx公司......
详解CPLD/FPGA架构与原理(2024-02-23)
生产商在芯片内部集成了一些专用的硬核。例如：为了提高FPGA的乘法速度，主流的FPGA中都集成了专用乘法器；为了适用通信总线与接口标准，很多高端的FPGA内部都集成了串并收发器（SERDES），可以达到数十Gbps的收......
新型的FPGA器件将支持多样化AI/ML创新进程(2024-03-28)
学习处理单元
每个Speedster7t FPGA器件都具有可编程的数学计算单元，这些单元被集成至全新的机器学习处理单元（MLP）模块中。每个MLP都是一个高度可配置的计算密集型模块，具有多达32个乘法器/累加......
新型的FPGA器件将支持多样化AI／ML创新进程(2024-03-29 09:27)
FPGA器件都具有可编程的数学计算单元，这些单元被集成至全新的机器学习处理单元（MLP）模块中。每个MLP都是一个高度可配置的计算密集型模块，具有多达32个乘法器/累加器（MAC），支持4到24位整......
FPGA开发全攻略——IP核(2024-12-19)
溢出指示。在数据输出时，如每帧有溢出，此信号变高。在每帧开始处，此信号重置。
例5.7.1使用IP Core实例化一个16点、位宽为16位的FFT 模块。IP Core 直接生成的乘法器......
新型的FPGA器件将支持多样化AI/ML创新进程(2024-03-28)
Speedster7t FPGA器件都具有可编程的数学计算单元，这些单元被集成至全新的机器学习处理单元（MLP）模块中。每个MLP都是一个高度可配置的计算密集型模块，具有多达32个乘法器/累加器（MAC），支持4到24......
新型的FPGA器件将支持多样化AI/ML创新进程(2024-03-28)
单元被集成至全新的机器学习处理单元(MLP)模块中。每个MLP都是一个高度可配置的计算密集型模块，具有多达32个乘法器/累加器(MAC)，支持4到24位整数格式和各种浮点模式，包括Tensorflow的......
新型的FPGA器件将支持多样化AI/ML创新进程(2024-03-28)
一个高度可配置的计算密集型模块，具有多达32个乘法器/累加器（MAC），支持4到24位整数格式和各种浮点模式，包括Tensorflow的bfloat16格式以及高效的块浮点格式，大大提高了性能。
MLP......
ADAR2004数据手册和产品信息(2024-11-11 09:19:10)
器本机振荡器 (LO) 路径包括一个 4x 乘法器，该乘法器要求施加的 LO 频率在 2.4 GHz 到 10.1 GHz 之间。4x 乘法器模块包括一个可编程滤波器，有助......
赛灵思器件上的 INT4 优化卷积神经网络（2）(2020-09-15)
一个 27x18 二进制补码乘法器和一个 48 位累加器构成。如图 3 所示，MAC 能使用 DSP 片完成。
图 3：MAC 模式下的 DSP48E2 片
优化在低精度 MAC 运算中，相乘......
什么是PN编码器？PN编码器主要应用与优点(2024-08-13)
提高信号在传输过程中的安全性和可靠性。PN编码器主要应用于数据通信、遥感、导航、工业控制和测控等领域。
PN编码器实质上是一种乘积运算与加法运算混合的数字电路，其中包含了基带信号、伪随机码序列以及乘法器......
使用Simulink快速搭建视频处理硬件加速仿真平台(2024-12-13)
通过pixelIn输入，通过乘法器与对应的常数相乘，并且使用Sum of Element模块求和，后面的Data Type Conversion模块截取了小数点之前的8位，也就是转换成uint8的类......
用FPGA构建边缘AI推理应用很难？这样做，变简单！(2023-10-11)
用于通信和输入/输出 (I/O) 的大量高速接口外，它们还具有深厚的FPGA结构，能够使用软IP内核支持高级功能，具体包括RISC-V处理器、高级内存控制器和其他标准接口子系统（图5）。
图 5......
深度学习的最好方案，FPGA或GPU？(2017-04-12)
次测试中，该团队使用了为零跳跃、2位权重定制的FPGA设计，同时没有乘法器来优化运行Ternary-ResNet DNN 。
与许多其他低精度和稀疏的DNN 不同，三进制DNN可以提供与最先进的DNN......
集成电路（IC）芯片内部电路结构详解(2025-01-09 22:09:25)
)
如嵌入式乘法器、高速串行通信接口、DSP模块、高性能处理器等。
这些硬核模块在生产过程中已经固化，具有......
单片机如何提高编程效率优化程序(2023-09-13)
：a=pow(a,2.0);可以改为：a=a*a;
说明：在有内置硬件乘法器的单片机中(如51系列)，乘法运算比求平方运算快得多，因为浮点数的求平方是通过调用子程序来实现的，在自带硬件乘法器的AVR 单片......
单片机如何提高编程效率优化程序？(2024-03-04)
运算
如：a=pow(a,2.0);可以改为：a=a*a;
说明：在有内置硬件乘法器的单片机中(如51系列)，乘法运算比求平方运算快得多，因为浮点数的求平方是通过调用子程序来实现的，在自带硬件乘法器......
基于功率分析仪的有功功率测量原理和方法研究(2023-05-22)
测量精度较低。在低功率因数下的功率测量准确度亦较低。
2、模拟乘法器法
采用模拟乘法器获取电压、电流的乘积，得到瞬时功率，再用固定的时间对瞬时功率进行积分，即可获得瞬时功率的平均值，也就是有功功率。该方......
单片机是什么？它是怎样执行程序的？(2023-01-30)
其实就是循环的加法。比如 5 * 3 实际上就是 5 + 5 + 5。貌似就说完了。实际上不仅仅如此的。现在有一个电子器件叫做乘法器，其可以实现二进制的乘法、除法等运算。我们同样以 5 * 3 做为例子，讲解一下乘法器计算乘法......
基于C8051f020单片机和UDP／IP协议实现地震勘测传感器网络的设计(2024-02-22)
：
式中，k3为比例系数。
假设△φs（t）=φssinωst，其中φs为引起相位变化的幅度，ωs为被测信号的角频率。根据对（6）式低频部分的傅里叶一贝赛尔展开式的分析，使用另一低通滤波器从乘法器......
下一代汽车后量子安全汽车HSM架构解析(2024-01-16)
计算密集的操作之一。因此，建议使用以下密码块来加速Dilithium： ● Dilithium-Poly-Mul，一个基于数论变换（NTT）的多项式乘法器，支持Dilithium的安全参数，用于......
使用Verilog来编程FPGA(2023-12-21)
使用Verilog来编程FPGA;是依赖数字逻辑的数字器件，计算机硬件使用的是数字逻辑，每一个计算，屏幕上每一个像素的呈现，音乐轨的每一个note都是使用数字逻辑构成的功能块来实现的。 虽然......
推动了32位微控制器的广泛使用。为了因应这些市场挑战，新唐科技推出基于Arm® Cortex®-M23内核的新一代32位微控制器M2003系列，该系列不仅具备快速运算能力和内建硬件除法器，还支持5V操作......
驭光突破算力边界：曦智科技多款产品及解决方案亮相WAIC(2024-07-05)
科技光子网络产品线聚焦于算力的横向扩展，而光子计算产品线旨在于单节点之内实现算力的纵向提升。在目前主流的人工智能计算任务中，矩阵乘法占据着核心地位。作为一种线性运算，矩阵乘法可以使用光子技术来加速，可编......
驭光突破算力边界：曦智科技多款产品及解决方案亮相WAIC(2024-07-05)
科技光子网络产品线聚焦于算力的横向扩展，而光子计算产品线旨在于单节点之内实现算力的纵向提升。在目前主流的人工智能计算任务中，矩阵乘法占据着核心地位。作为一种线性运算，矩阵乘法可以使用光子技术来加速，可编......
微秦科技推出业界最高电机控制性能MCU MQ32F0X0系列(2023-08-17)
大缩短新产品的开发周期。该系列简单灵活，使用友好，能大大降低客户的研发和管理成本。芯片内部集成了微秦领先业界的无感FOC单元(sensorless FOC)、运算放大器、比较器、高速乘法/除法器、12位高速多通道ADC......
相关企业
plda;;PLDA designs and sells intellectual property (IP) cores and prototyping tools for ASIC
;飞腾贸易有限公司;;IP使用IP使用IP使用IP使用IP使用IP使用IP使用IP使用IP使用IP使用IP使用IP使用IP使用IP使用IP使用IP使用IP使用IP使用IP使用IP使用IP使用IP使用
;北京流歌科技有限公司;;本公司专注于开发高阶FPGA 板卡、FPGA项目、嵌入式软硬件平台等。在FPGA高速板卡、系统电路研发及IP核测试验证等方面、科技科技有着独特的技术优势。目前
领域为数不多的能够独立完成软硬件设计并且能够提供IP核以及配套的技术支持服务的专业团队.与国内数百家企业/高校以及研究机构建立了项目合作关系.中创致远 致力于提供创新性的FPGA开发套件以及专业的设计服务,与您共同站在FPGA设计开发的最前沿！
转换器（DAC），线性和非线性放大器（运算放大器，比较器，对数放大器，可变增益放大器），模拟运算器件（乘法器，功率检测器，均方值到直流转换器件），频率合成器（锁相环，直接数字频率合成器DDS），模拟
（Intellectual Property）核。客户使用Xilinx及其合作伙伴的自动化软件工具和IP核对器件进行编程，从而完成特定的逻辑操作。Xilinx公司成立于 1984年，Xilinx首创
电子世界网七年老会员04年至今 信誉保证,信心之选!!! AD521 电阻设置增益精密仪表放大器 AD524 引脚设置增益高精度仪表放大器DIP AD526 软件编程仪表放大器 AD532 模拟乘法器
;深圳广域莱科技;;而已图画解放工具钢后 乘法鞠躬不可能吧；了；
），线性和非线性放大器（运算放大器，比较器，对数放大器，可变增益放大器），模拟运算器件（乘法器，功率检测器，均方值到直流转换器件），频率合成器（锁相环，直接数字频率合成器DDS），模拟
;刘班旦;;风格好纪念册计划单斜层个撒风格黑粉病和反对后他日报热和日特没乘法们活动家 解放的经济赶快美好