NOR闪存以速度快、可靠性高和使用寿命长等优势，在人工智能、汽车电子和工业领域中发挥着不可替代的作用。目前普遍使用的平面NOR闪存在50纳米以下技术代的尺寸微缩遇到瓶颈，难以进一步提升集成密度、优化器件性能和降低制造成本。

为突破上述瓶颈，研究人员提出了多种基于多晶硅沟道的三维NOR（3D NOR）器件，但多晶硅沟道迁移率低、读取速度慢，影响了NOR器件整体性能。

^{单晶硅沟道3D NOR器件及电性实验结果：（a）器件TEM截图（左）及沟道局部放大图（右），（b）编程特性和（c）擦除特性 图源： IEEE Electron Device Letters}

据中科院介绍，微电子所研发团队使用研发的垂直晶体管新工艺制备出单晶硅沟道3D NOR三维阵列，其上下叠置的晶体管既具单晶硅沟道的高性能优势，又有三维一体集成的制造成本低的优点，可在获得同等或优于单晶硅沟道平面NOR闪存器件性能的同时，无需升级光刻机也可大幅提高存储器集成密度、增加存储容量。

团队研制的3x3x2三维NOR闪存阵列实现了正常读写和擦除，达到了读电流以及编程、擦除速度与二维NOR闪存器件相当的目标，且新制程与主流硅基工艺兼容，便于应用。 ‍