AD9559数据手册和产品信息

发布时间: 2024-11-11 09:18:07
来源: analog.com
AD9559 Functional Block Diagram
AD9559 Pin Configuration
.
特性
  • 在保持模式下稳定性支持GR-1244 Stratum 3
  • 支持平稳的参考切换,几乎不会干扰输出相位
  • 支持Telcordia GR-253抖动产生、转换和容差,适用于SONET/SDH至OC-192系统
  • 支持ITU-T G.8262同步以太网从时钟
  • 支持ITU-T G.823、G.824、G.825和G.8261
  • 自动/手动保持和参考切换
  • 自适应时钟可动态调整反馈分频器,用于OTN映射/解映射应用
  • 双通道数字PLL架构,带四个基准输入电压(单端或差分)
  • 4x2交叉点允许任意基准输入驱动任意PLL
  • 输入参考频率范围:2 kHz至1250 MHz
  • 参考验证和频率监控(2 ppm)
  • 欲了解更多特性,请参考数据手册

.

AD9559是一款低环路带宽时钟倍频器,可针对包括同步光纤网络(SONET/SDH)的许多系统提供抖动清除和同步功能。AD9559产生的输出时钟可以与多达四路外部输入参考时钟同步。DPLL可以降低与外部参考时钟相关的输入时间抖动或相位噪声。借助数字控制环路和保持电路,即使所有参考输入都失效,AD9559也能持续产生低抖动输出时钟。

AD9559的工作温度范围为−40°C至+85°C工业温度范围。如果需要该器件的单DPLL版本,请参考 AD9557

应用

  • 网络同步,包括同步以太网和OTN映射/解映射
  • 清除基准时钟抖动
  • 最高达到OC-192的SONET/SDH时钟,包括FEC
  • Stratum 3保持、抖动清除及相位瞬态控制
  • 无线基站控制器
  • 有线基础设施
  • 数据通信
. . .
部分模型 产品周期 描述

时钟产生器件 1

推荐新设计使用

1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出

时钟分配器件 8

推荐新设计使用

超快型SiGe ECL时钟/数据缓冲器

推荐新设计使用

2.5 V/3.3 V、4路LVPECL输出、SiGe时钟扇出缓冲器

推荐新设计使用

2路可选输入、8路LVPECL输出、SiGe时钟扇出缓冲器

推荐新设计使用

1.8 V、12 LVDS/24 CMOS输出的低功耗时钟扇出缓冲器

推荐新设计使用

1.8 V、6 LVDS/12 CMOS输出低功耗时钟扇出缓冲器

推荐新设计使用

800 MHz时钟分配IC,分频器,延迟调整,三路输出

推荐新设计使用

1.6 GHz时钟分配IC、分频器、延迟调整、3路输出

推荐新设计使用

1.6 GHz时钟分配IC,分频器,延迟调整,两路输出

外部电源开关降压控制器 1

量产

具有跟踪功能的双通道、交错式、降压DC-DC控制器

正线性稳压器(LDO) 1

量产

超低噪声、150 mA CMOS线性调节器

.

评估套件 1

reference details image

EVAL-AD9559

AD9559 评估板

.
文章来源于: analog.com 原文链接

本站所有转载文章系出于传递更多信息之目的,且明确注明来源,不希望被转载的媒体或个人可与我们联系,我们将立即进行删除处理。