IBM与三星合作发表VTFET芯片设计技术,预计突破1纳米制程瓶颈

2021-12-14  

外媒报导,美国加州旧金山举办的IEDM2021蓝色巨人IBM与韩国三星共同发表“垂直传输场效应晶体管”(VTFET)芯片设计。将晶体管以垂直方式堆栈,并让电流也垂直流通,使晶体管数量密度再次提高,更大幅提高电源使用效率,并突破1纳米制程的瓶颈。

相较传统将晶体管以水平放置,垂直传输场效应晶体管将能增加晶体管数量堆叠密度,并让运算速度提升两倍,同时借电流垂直流通,使电力损耗在相同性能发挥下降低85%。

IBM和三星指出,此技术能在未来手机一次充电续航力就达一星期,可使某些耗能密集型任务如加密运算更省电,减少对环境的影响。不过IBM与三星尚未透露何时开始将垂直传输场效应晶体管设计应用于产品,但是市场人士预估,短时间内会有进一步消息。

相对IBM与三星技术成果发表,晶圆代工龙头台积电也在5月宣布,与中国台湾大学、麻省理工学院共同研究,以铋金属特性突破1纳米制程极限,下探至1纳米以下。英特尔日前也公布制程发展布局,除了现有纳米级制程节点设计,接下来也会开始布局埃米等级制程,预计最快2024年进入20A制程节点。

封面图片来源:拍信网

文章来源于:全球半导体观察    原文链接
本站所有转载文章系出于传递更多信息之目的,且明确注明来源,不希望被转载的媒体或个人可与我们联系,我们将立即进行删除处理。