9月30日，ARM 正式宣布，发布内建全新芯片 ARM CoreLink CMN-600 Coherent Mesh Network 互连汇流排，以及 CoreLink DMC-620 Dynamic Memory Controller 控制器的互连技术基础产品。新产品将能满足包括 5G 网络、数据中心基础设施、高效能运算、汽车与工业系统等领域的应用市场扩充性、效能及省电需求。

　　ARM系统和软件部门总经理Monika Biddulph表示：“基于云的商业模式要求服务商在他们的基础设施中加入更高效的计算能力。我们全新的CoreLink 系统IP是基于ARMv8-A架构，为SoC量身定制，提供了无缝集成异构计算和加速的灵活性，能够在有限的功耗和空间限制条件下实现计算密度和工作负载优化的最佳平衡。”

　　2011年11月，ARM公司发布了新一代处理器架构ARMv8的部分技术细节。这是ARM公司的首款支持64位指令集的处理器架构。由于ARM处理器的授权内核被广泛用于手机等诸多电子产品，故ARMv8架构作为下一代处理器的核心技术而受到普遍关注。ARM在2012年间推出基于ARMv8架构的处理器内核并开始授权，而面向消费者和企业的样机于2013年由苹果的A7处理器上首次运用。一些大型芯片公司，从ARM公司获得架构级的技术授权，基于该架构自行研发处理器内核，用于本公司研发的诸多SoC芯片产品。而众多小型芯片公司，大都是直接向ARM公司购买处理器内核的授权，研发SoC芯片产品。预计，基于ARMv8的SoC芯片，在2013年被首先用于苹果A7处理器，且在其后的5年左右的时间里被广泛应用于各大厂商。

　　第三代CoreLink一致性背板（cohenrence backplane）产品兼具高性能和高效能，能够在网络中从端到云的任何一点上提供高效的计算能力，大大促进了智能灵变云（Intelligent Flexible Cloud）的演进。

　　CoreLink CMN-600 和 CoreLink DMC-620针对最新的ARM Cortex-A处理器进行了优化，是业界唯一针对ARMv8-A架构的完整的一致性背板IP解决方案。在采用原生的ARM AMBA 5 CHI接口——被视为高性能片上通信的行业标准规范——的情况下，设计师和系统架构师可以将高性能SoC设计从单个Cortex-A CPU拓展至128个Cortex-A CPU（32丛）。

　　其他主要优点和特性包括：

　　1、全新架构能实现更高的频率（2.5 GHz或更高），延迟降低50%；

　　2、5倍的吞吐能力以及超过1TB/s的持续带宽；

　　3、全新的敏捷系统缓存（Agile System Cache）拥有智能缓存分配（intelligent cache allocaTIon）功能，能够提高处理器、加速器和接口之间的各种数据共享；

　　4、支持CCIX一致性多芯片处理器和加速器连接的开放行业标准；

　　5、CoreLink DMC-620包含集成的ARM TrustZone安全技术，能支持1到8通道DDR4-3200内存和单通道最高达到1TB的3D堆叠DRAM。
 

　　加速SoC开发和系统部署

　　先进的ARM Socrates系统IP工具能够加速集成了ARM一致性背板IP的SoC设计的生成。ARM CoreLink Creator中的智能功能可以自动生成可扩展自定义网状互连，并能够在几分钟内生成RTL。对于自动化AMBA连接，ARM Socrates DE能够对IP模块进行快速配置和连接。

　　借助 ARM 快速模型（ARM Fast Models），可以在芯片可用之前就开始软件开发。快速模型提供了一个在功能上完全精确的、关于ARM IP的程序员视图，有助于驱动、固件、操作系统和应用程序等软件的开发。开源驱动程序现已支持CoreLink IP，ARM与开源社区的持续合作也将缩短软件的开发周期。