版权声明：本文来自集微网，如您觉得不合适，请与我们联系，谢谢。

近日，受惠于智能手机市场的持续强劲，江阴长电先进2016年12月份WLCSP产出突破6亿只大关，稳居全球OSAT榜首位置。其实据Yole和TechSearch两家知名国际调研公司的数据，早在2015年长电先进的年出货量已经位居全球OSAT前列。此次月出货量突破6亿只大关，是公司强化在WLCSP封装领域领先地位的具体体现，是规模化战略方向具有程碑意义的一步。

与传统封装技术理念不同，WLCSP封装技术是一种以晶圆为加工单位的中道封装技术，所有封装工艺过程均在晶圆上进行，而且需要利用到与晶圆制造工艺相似的先进光刻工艺，完成封装工艺的晶圆最终通过测试之后才被切割成单个封装体，其封装面积与芯片面积大小完全一样。

这种封装技术具有封装尺寸小、功耗低、成本低的优势，是电子产品小型化方向发展的理想封装方式。长电先进于2005年开始提供WLCSP封装产品，准确把握住了手机市场的脉搏，不断需求技术上创新和突破，随手机通讯市场的快速发展不断壮大。无论是在摩托罗拉、诺基亚为主流的功能机时代，还是今天群雄争霸的智能手机时代，长电先进始终是全球主流集成电路设计公司和知名手机品牌WLCSP封装产品的主要供应商。

有理由相信，随着物联网、无人驾驶、VR及云计算等领域的兴起， WLCSP封装技术以其特有的技术优势，必然会在这些新兴领域大展拳脚，而长电先进亦将发挥其技术和规模优势，创造企业发展的新高度。

深入了解晶圆级晶片尺寸封装(WLCSP)

晶圆级晶片尺寸封装(WLCSP)是一种先进的封装技术，完成凸块后，不需要使用封装基板便可直接焊接在印刷电路板上。它是受限于晶片尺寸的单一封装。更详细描述的话，它是涵盖了再分布层（RDL），晶圆凸块(Bump）,晶圆级测试(Test)，研磨切割(Sawing)和卷带形式的包装(Tape and Reel)，支援一条龙外包服务的解决方案。

从现行量产数量来看，WLCSP是五大先进封装技术的主力之一，由于WLCSP封装时不需封装基板，在性能/成本上有非常高性价比的优势。在封装选型时，如果尺寸大小、工艺要求、布线可行性，和I/O数量都能满足需求时，最终客户有很大机会会选择WLCSP，因为它可能是成本最低的封装形式。

应用和市场

众所周知，在晶圆级封装行业，Amkor的WLCSP适用于广泛的市场，如类比/混合信号、无线连接、汽车电子，也涵盖整合无源器件（IPD）、转码器(Codec)、功率放大器( Power Amplifier)、驱动IC(Driver)，射频收发器(RF Transceivers)，无线局域网网路晶片(Wireless LAN)、导航系统(GPS),和汽车雷达(Automotive Radar)。WLCSP能提供最低的成本，最小的尺寸，是性价比最高，最可靠的半导体封装类型之一。从市场的角度看，非常适合但不限于手机、平板电脑、笔记型电脑、硬碟、数位摄影机、导航设备、游戏控制器、其他可?式/远端产品和汽车的应用。

从历史上看，WLCSP已经引领在智慧手机、平板和电脑市场，以及最近的汽车和可穿戴市场。今天，在高端智慧手机中30%的封装是WLCSP。根据Yole 资料，WLCSP市场规模预计将从2014年的$3B美元增长到2020年的$4.5B美元，图中显示年复合增长率为8%（图1）。该市场估算已包括晶圆级，晶片级和测试等项目。此外，WLCSP制造，还是以外包封装测试服务供应商（OSAT）为主。根据Yole资料显示，排名前十的厂商中有八家来自于OSAT；其余一家是IDM（TI）；另一家是晶圆制造厂商（TSMC）。

图1 : WLCSP services, including wafer level, die level and test services accounted for almost $3B in 2014 and are estimated to reach ~$4.5B by 2020 with a CAGR of 8% (Source: Yole)

不断创新

不断创新，是驱使封装成功和降低成本的重要关键。即便WLCSP已经占有相当市场并持续成长，在许多方面仍有进步的空间，其中一个很好的例子是晶片侧边保护的优化。一般WLCSP没有塑封，对晶片侧边保护较弱，对此，Amkor已经开发出一种强化的保护方法。使用这种方法，Amkor在晶片表面和切割道边缘注入塑封胶成型，然后将晶片切割，从而创造出五边，或六边有塑封的加强型WLCSP（图2a和2b）。Amkor具备这种强化保护的制程能力，已获得重要客户采用这种加强型的WLCSP封装。

图2a : 5-sided molded WLP (CSPnl)

图2b : Top-down view of 5S molded WLP (CSPnl)

这种保护变得更加关键，因为晶片制程节点在越过16/14纳米至10纳米甚至5纳米，由于介电材质(ELK)易碎性和较小的凸点间距等，将加剧侧壁损伤的潜在风险。

【关于转载】：转载仅限全文转载并完整保留文章标题及内容，不得删改、添加内容绕开原创保护，且文章开头必须注明：转自“半导体行业观察icbank”微信公众号。谢谢合作！

【关于投稿】：欢迎半导体精英投稿，一经录用将署名刊登，红包重谢！来稿邮件请在标题标明“投稿”，并在稿件中注明姓名、电话、单位和职务。欢迎添加我的个人微信号MooreRen001或发邮件到 jyzhang@moore.ren