葫芦电子社区-电子元器件库存搜索引擎，为您网罗全球厂商代理商库存

资讯

该在RTL创建期间就采用“专为原型而设计”的方法。这并不总是容易实现的。例如，如果ASIC电路设计的要求是尽可能将功耗保持到最低，那么除了对时钟分布进行操作（例如，通过插入门控时钟结构）之外，还经......
原型而设计”的方法。这并不总是容易实现的。例如，如果ASIC电路设计的要求是尽可能将功耗保持到最低，那么除了对时钟分布进行操作(例如，通过插入门控时钟结构)之外，还经常使用基于锁存器的设计方法。该想法是使用锁存器而不是时钟......
系统集成度，而且还能在最新一代器件产品系列和目标设计平台上扩展 IP 互操作性。 智能自动化实现功率优化  ISE 12设计套件推出了FPGA 业界首款带自动化分析与精细粒度（逻辑切片）优化功能的智能时钟门控......
信号)，也不是门控时钟(从组合逻辑门中派生的时钟，如多路复用器)。这种结构并不可靠，因为在时钟分布中会出现不可预测的延迟。 FPGA具有专门的时钟网络来分配时钟信号，以确......
以算法设计为中心并且数据通路繁重，经常使用C/C++等高级语言对它们的行为进行建模，这就需要保障RTL设计与高阶算法C/C++描述完全等价，确保功能正确 寄存器时序调整或插入用于功耗优化的门控时钟......
偏移（clock skew）和不可预测的时钟延迟的唯一方法。这意味着内部生成的时钟既不是波纹时钟（从FF时钟分频器产生的时钟信号），也不是门控时钟（从组合逻辑门中派生的时钟，如多路复用器）。这种......
测试的主要目的是检测硅在其工作频率下可能发生的任何时序故障。要测试的重要部分是生成可控时钟脉冲的逻辑，该时钟脉冲的频率与功能操作所需的频率相同。提供受控时钟脉冲的方法是通过输入焊盘从测试器 (ATE) 提供，因为......
异步复位。 ⑤门控时钟的同步复位可能无效: 使用门控时钟的时候，由于复位信号依赖于时钟，在复位信号发出的时候，时钟可能关闭了，这个......
影响 。 解决方法 ：不建议使用内部产生的复位信号， 使用异步复位 。 5） 门控时钟......
项允许在一段时间内关闭计数器（即门控），而无需固件手动切换运行位 （T2R）。在比较和计数器模式下，门控适用于源时钟。在捕获模式下，门控适用于重新加载事件。 门控由主引脚上的值控制。这要求主引脚是输入（T2OE [0......
像处理以及加密算法设计，往往以算法设计为中心并且数据通路繁重，经常使用C/C++等高级语言对它们的行为进行建模，这就需要保障RTL设计与高阶算法C/C++描述完全等价，确保功能正确• 寄存器时序调整或插入用于功耗优化的门控时钟......
标志能变化多次，这将导致歧义。 举例： 1. 时钟标志的保持时间是100ms 。 2. 程序的扫描周期是100ms并有正负10ms的波动。 3. 如果时钟标志在几个周期后状态都为 1 ，则可能感觉在监控时......
和eDMA介绍 　　1．1 I2S总线模块 　　MK60N512的I2S总线模块有3种基本操作模式：普通模式、网络模式和门控时钟模式，针对音频上的应用，I2S总线模块还支持两种衍生模式：I2S总线......
模块 MK60N512的I2S总线模块有3种基本操作模式：普通模式、网络模式和门控时钟模式，针对音频上的应用，I2S总线模块还支持两种衍生模式：I2S总线模式和AC97模式。I2S总线模块的结构如图2所示，由发......
，用于支持软件驱动的调谐。 2.1 DDRSS 和 SDRAM 初始化 器件根据 SDRAM 启动序列对电源、时钟和复位进行内部排序。 图 2 所示的 PHY 初始化序列由 DDRPHYC......
时序转换并控制和刷新液晶显示器。FP GA分时地读／写SRAM，FPGA在时钟的作用下，一半时间内（时钟信号为高电平时）从SRAM中读出数据，不断刷新液晶显示器；另一半时间内（时钟信号为低电平时），如果......
次逼近寄存器(SAR) ADC 真正的随机数发生器(TRNG) 为支持低动态和休眠功耗管理，ADuCM3027/ADuCM3029 MCU提供一系列电源模式和功能，例如动态和软件控制的时钟门控与电源门控......
℃。 为支持极低的动态和休眠电源管理，ADuCM350提供一系列电源模式和功能，例如动态和软件控制时钟门控与电源门控。 AFE通过高级微控制器总线结构(AMBA)矩阵上的高级高性能总线(AHPB)从机......
地读/写SRAM，FPGA在时钟的作用下，一半时间内（时钟信号为高电平时）从SRAM中读出数据，不断刷新液晶显示器；另一半时间内（时钟信号为低电平时），如果单片机有送来要显示的数据时，将此......
模式 【Trigger mode】 3、门控模式 【Gate mode】 4、外部时钟模式1 【External clock mode 1】 5、编码器模式 【encode mode】 对于编码器模式，它是......
出时睡眠”模式下有效。该信号被传送给时钟管理器，并可以用来门控处理器和包含锁相环 （PLL）的系统元件以节省功耗。在接收到新的中断时，嵌套向量中断控制器（NVIC）将 SLEEPDEEP信号变无效，并在时钟管理器显示时钟......
～23H中的内容。时钟显示子程序驱动显示标准时钟（电子表），时间显示至秒。 八路时控程序采用循环调用方式。调用过程中，检测21H～23H的时钟信息，若与设定的定时起控时间相符。则输出至P1口相应管脚。 ......
如何正确使用FPGA的时钟资源; [导读] 赛灵思在其FPGA中提供了丰富的时钟资源，大多数设计人员在他们的FPGA设计......
可能会影响唤醒时间和功耗，开发者在选择适合的模式时需要综合考虑设备的实际需求和应用场景。 下图为不同工作模式下的功耗图。 功耗优化特性 • Run/Sleep 模式 所有外设时钟关闭情况下时钟门控（Bus clock......
的某个管脚上产生脉冲来复位看门狗。一旦 STM32 没有及时的产生脉冲来复位门狗，则看门狗会认为 STM32 运行不正常，从而复位 STM32。在对该产品做可靠性测试时，进行了对看门狗监控时钟......
您将调用OB35 的故障安全程序。而且，您已经接受所有监控时间的默认设置值，并且愿意接收“通讯故障”消息。 OB 35 默认设置为100毫秒。您已经将F I/O模块的F监控时间设定为100毫秒，因此......
FPGA时钟约束时钟余量超差解决方法; 在设计FPGA项目的时候，对时钟进行约束，但是因为算法或者硬件的原因，都使得时钟约束出现超差现象，接下来主要就是解决时钟超差问题，主要......
个管脚上产生脉冲来复位看门狗。一旦STM32没有及时的产生脉冲来复位门狗，则看门狗会认为STM32运行不正常，从而复位STM32。在对该产品做可靠性测试时，进行了对看门狗监控时钟失效能力的测试。 测试的方法是：将HSE外接......
行哪些更改? 主题5：我们如何确保在FPGA上实现所需的性能? 主题6：在时钟方面必须加以考量的因素有哪些? Topic 7：如果目标技术是FPGA，而不是ASIC，那么需要如何测试IP......
的某个管脚上产生脉冲来复位看门狗。一旦 STM32 没有及时的产生脉冲来复位门狗，则看门狗会认为 STM32 运行不正常，从而复位 STM32。在对该产品做可靠性测试时，进行了对看门狗监控时钟......
IP核进行哪些更改？ 主题5：我们如何确保在FPGA上实现所需的性能？ 主题6：在时钟方面必须加以考量的因素有哪些？ Topic 7：如果目标技术是FPGA，而不是ASIC，那么需要如何测试IP核的......
； 提供寄生参数信息的SPEF文件； 自研开发的高效逻辑综合、门控综合与时钟树综合引擎；  自研开发且已申请专利的物理线网模型，可以通过参考设计的现有物理数据完成更准确的线网电容估算； 快速......
CMOS电压标准。由于QSPI FLASH的非易失特性，在使用中，它可以存储FPGA的配置Bin文件以及其它的用户数据文件。 2.1.4 核心板时钟 核心板上为了准确适配不同用途的时钟频率，板载多个时钟......
(clk_a) 是稳定且无误的。在 FPGA 中，时钟信号可以直接来自片外的时钟源（理想的情况下是通过有时钟功能的引脚获得），或者可以用 MMCM 或者锁相环(PLL) 在内部生成。任何用于生成时钟......
源。在多个系统互联时，起到时钟同步的作用。 低速接口：FPGA原型系统通过其连接调试上位机、不同协议的仿真器及逻辑分析仪、低速外设元件等，包括JTAG,UART,I2C,SPI,GPIO......
; 8) 式中，>> 8表示“向右移8位”，clip表示“只取最低8位”。 FPGA方案 输入缓冲 输入缓冲电路包括计数器、三个寄存器和组合逻辑，将单字节时钟输入转换成三字节时钟输出，输出时钟......
太网接口支持下列硬件控制功能。 ·多方式快速FPGA设计下载 - JTAG、USB、SD卡以太网 ·可对全部I/O、互联和时钟进行全面的自检测试 ·可进行时钟编程、选择时钟源以及调整板载可编程时钟频率 ·通过......
能耗上提供超过25%的增益。 3、提供7种低功耗模式，逐步禁用与频率无关的电流源（时钟源、非易失性存储器、调压器），直至大部分外设掉电。 4、灵活的门控技术，超低......
 时钟门控（Clock Gating） 时钟门控（clock gating）是一种降低动态功耗的方式。对于那些很多个时钟周期下都需要保持同一个数值的寄存器来说，这种降低功耗的方式非常有用，因为这种方式可避免每个时钟......
度运行，远高于 115200Hz（按照今天的标准，RS-232 相当慢）。 我们需要找到一种方法来生成（从FPGA时钟）尽可能接近每秒115200次的“滴答声”。 传统上，RS-232芯片......
FPGA：SPI接口(2024-01-04)
;    // ...  }} SPI 从机 - HDL FPGA 代码 现在是FPGA中的SPI从机。 由于SPI总线通常比FPGA工作时钟速度慢得多，因此我们选择使用FPGA时钟对SPI总线进行过采样。 这使......
虑应用板时，输入延迟表示以下各项之间的相位差： A.数据从外部芯片通过电路板传播到FPGA的输入封装引脚。 B.相关的板上参考时钟 输入延迟值可以是正的或负的，这取决于设备接口处的时钟......
和速度这两个指标贯穿 FPGA/CPLD 设计的时钟，是设计质量的评价的终极标准。 面积和速度是一对对立统一的矛盾体。要求一个同事具备设计面积最小，运行频率最高是不现实的。更科......
多时序特征量密切相关。 面积和速度这两个指标贯穿 FPGA/CPLD 设计的时钟，是设计质量的评价的终极标准。 面积和速度是一对对立统一的矛盾体。要求一个同事具备设计面积最小，运行......
设计问题 我们知道，FPGA片上分布着各种资源，如时钟，serdes，RAM，LUT，IO等。在进行FPGA规划时候，应当需要知道项目设计需求，以及需求 各模块之间的数据交织情况，这样可以避免后续FPGA......
字系统设计中解决接口和互用性问题显得尤为重要， FPGA技术的迅速发展使得接口问题有了好的解决方案。例如，现有的高性能接口IP及高速物理I/O的FPGA，可满足10Gb/s以上......
一般不涉及军品和宇航级市场，但目前已经有Q Pro-R等多款产品进入该类领域。 FPGA芯片结构 目前主流的FPGA仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能（如RAM、时钟......
前已经有Q Pro-R等多款产品进入该类领域。 FPGA芯片结构 目前主流的FPGA仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能（如RAM、时钟管理和DSP）的硬......
-232 相当慢）。 我们需要找到一种方法来生成（从FPGA时钟）尽可能接近每秒115200次的“滴答声”。 传统上，RS-232芯片使用1.8432MHz时钟，因为......
用FPGA逻辑消抖动;我们将一个开关连接到上，连接方式如下图：机械开关的问题就是有抖动，每次按一下开关，你会得到下面的信号：本文引用地址： 这种信号很少碰到，多数情况是下面的这种： 我们......

相关企业

苏连波
同世界各地的许多品牌公司建立了业务关系，赢得了良好声誉。 我们专注于LCD产品的研究开发。主要包括简单时钟和多功能液晶时钟（如倒计时，天气预报，温度计，湿度计，气压计，指南针，高度计等 ） 我们也提供无线电，射频433天气预报时钟，遥控时钟
天津胜景门控设备有限公司
;天津胜景门控设备有限公司;;工业门控制箱
华星门控技术有限公司
;华星门控技术有限公司;;专业生产门控电子产品.
深圳市中联创新自控系统有限公司
控制器、读卡器、在线巡更、机房） 迈斯门禁控制器主要分为网络控制器、前端控制器、串口控制器三大类。其中网络控制器包括：2门控制器、4门控制器、8门控制器、16门控制器、32门控制器，控制8门以上的网络控制器必需与前端控制器配合使用.
佛山市奥尔卡特门控机电设备有限公司
;佛山市奥尔卡特门控机电设备有限公司;;佛山市奥尔卡特门控机电设备有限公司原佛山中关门控机电设备有限公司，主要引进美国、德国等国际领先智能门控技术，拥有多项国家专利技术，专业致力于电动卷门机、快速
合肥进毅门控系统技术有限公司
;合肥进毅门控系统技术有限公司;;合肥进毅门控系统技术有限公司隶属进毅科技集团。
北京鼎立时代电子科技发展有限责任公司
;北京鼎立时代电子科技发展有限责任公司;;专业研发生产： 起重机力矩限制器； 电子油门控制器； 自动油门控制器；
北京华人时创科技发展有限公司
;北京华人时创科技发展有限公司;;公司主营：GPS时钟，GPS卫星同步时钟，NTP网络时间服务器，GPS时间服务器，时间同步服务器，NTP时钟同步服务器、GPS网络时钟，SNTP服务器，网络
扬州扬修阀门控制有限公司
;扬州扬修阀门控制有限公司;;扬州扬修阀门控制有限公司是西门子2SA3/2SB3/2SQ3电动头、液晶显示摇控系列电动执行机构、智能非侵入式阀门电动装置、隔爆系列阀门电动装置、DZW多回
诚信门控
;诚信门控;;