技术咨询
代买器件
商务客服
研发客服三星官方搭载的wince系统的FLCK值为400MHz，HCLK值为100MHz、PCLK值为50MHz。那么这些值通过什么方法计算出来呢？大概过程如下，这些值在外部晶振12MHz的基础上通过PLL的作用倍频到我们需要的核心频率如400MHz，由于该频率过高，需要通过对预分频器进行适当的设置获取外围设备能够正常工作的频率如HCLK 100MHz、PLCK 50MHz。
Fclk（给CPU核供给时钟信号，我们所说的s3c2410的cpu主频为200MHz，就是指的这个时钟信号，相应的，1/Fclk即为cpu时钟周期）、Hclk（为AHB bus peripherals供给时钟信号，AHB为advanced high-performance bus）、Pclk（为APB bus peripherals供给时钟信号，APB为advanced peripherals bus）。
AHB总线连接高速外设，低速外设则通过APB总线互连。显然，对不同总线上的外设，应该使用不同的时钟信号，AHB总线对应Hclk，APB总线对应Pclk。那么事先就应该弄清楚，每条总线对应的外设有那些，这样在设置好时钟信号后，对应外设的初始化的值就要依此而确定了。
AHB bus上的外设有LCD controller（CONT代表controller，控制器）、USB Host CONT、ExtMaster、Nand CONT和nand flash boot loader、bus CONT、interrupt CONT、power management、memory CONT（sram/nor/sdram等）。
APB bus上的外设有UART、USB device、SDI/MMC、Watch Dog Timer、bus CONT、spi、iic、iis、gpio、rtc、adc、timer/pwm。
S3C2440使用了三个倍频因子MDIV、PDIV和SDIV来设置将FIN倍频为MPLL，也就是FCLK
MPLL=(2*m*FIN)/(p*2^s) where m=(MDIV+8), p=(PDIV+2), s="SDIV"
寄存器MPLLCON就是用来设置倍频因子的
理论上，你可以通过设置该寄存器来实现不同的频率，然而，由于实际存在的各种约束关系，设置一个适当的频率并不容易，手册上列出了一些常用频率的表格，
例如，假设输入时钟FIN=16.9344M，MDIV=110, PDIV="3", SDIV="1"，
利用上面的公式，FCLK=2*16.9344*(110+8)/((2+3)*2)=399.65
关于USB时钟
S3C2440有两个锁相环，一个主锁相环MPLL提供给FCLK的，另外一个UPLL是提供给USB时钟(48MHz)的,与MPLL一样，UPLL的产生也是通过UPLLCON寄存器设置分频因子得到，计算公式稍有不同：
UPLL=(m*FIN)/(p*2^s) where m=(MDIV+8), p=(PDIV+2), s="SDIV",同样，可以通过查表得到一个合适的值。
最后值得一提的是，在CLKDIVN的第三位DIVN_UPLL用来设置USB时钟UCLK和UPLL的关系，如果UPLL已经是48Mhz了，那么这一位应该设置为0，表示1:1的关系，否则是1：2的关系
在这里有必要说明FCLK、HCLK、PCLK的含义：
FCLK为内核时钟，
HCLK为总线时钟（包括USB时钟）：HCLK is used for AHB bus, which is used by the ARM920T, the memory controller, the interrupt controller, the LCD controller, the DMA and USB host block. 也就是总线时钟，包括USB时钟。
PCLK is used for APB bus, which is used by the peripherals such as WDT, IIS, I2C, PWM timer, MMC interface,ADC, UART, GPIO, RTC and SPI.即IO接口时钟，（如常用的SPI、I2C、UART的时钟配置都是通过PCLK时钟为基准的）。
设置MPLLCON与设置CLKDINV的代码如下：
;设置MPLLCON
ldr r0, = MPLLCON
ldr r1, = ((92 << 12) + (1 << 4) + 1)
str r1, [r0]
MPLLCON的配置是用来确定FCLK频率的，计算公式如下：
图1 计算FLCK
从“ldr r1, = ((92 << 12) + (1 << 4) + 1) ”该代码中可以看到数值存在移位操作，即92<<12、1<<4，这个可以参考图2各预分频值的配置。
图2 MDIV、PDIV、SDIV
MDIV的配置在MPLLCON的[19:12]位，因此配置MDIV的值需要左移12位。同样的道理，配置PDIV值需要左移4位，SDIV值需要左移0位（左移0位相当于不用偏移，废话，嘻嘻）。
那么根据图1计算FLCK的公式，计算过程如下：
FCLK＝2*(92+8)*(12000000)/(3+2^1)=400000000=400MHz
当FCLK得到正确的配置后，这时就需要对HCLK、FCLK进行配置了，即进行预分频操作，该配置过程很见到，只需要对CLKDIVN简单配置一下就OK了。
CLKDIVN寄存器内容如图3。
;设置CLKDIVN
ldr r0,=CLKDIVN
ldr r1,=0x5
str r1,[r0]
CLKDIVN的配置值为0x5，即FCLK:HCLK:PCLK=1:4:8。相对应的频率将会是400MHz、100MHz、50MHz。