3DIC Compiler协同设计与分析解决方案结合新思科技IP，加速英特尔代工EMIB技术的异构集成

• 新思科技人工智能（AI）驱动型多裸晶芯片（Multi-die）设计参考流程已扩展至英特尔代工（Intel Foundry）的EMIB先进封装技术，可提升异构集成的结果质量；

• 新思科技3DIC Compiler是一个从探索到签核的统一平台，可支持采用英特尔代工EMIB封装技术的多裸晶芯片协同设计；

• 新思科技用于多裸晶芯片设计的IP支持高效的芯片到芯片（die-to-die）连接和高内存带宽要求。

加利福尼亚州桑尼维尔，2024年7月9日 – 新思科技（Synopsys, Inc.）近日宣布推出面向英特尔代工EMIB先进封装技术的可量产多裸晶芯片设计参考流程，该流程采用了Synopsys.ai™ EDA全面解决方案和新思科技IP。该经过优化的参考流程提供了一个统一的协同设计与分析解决方案，通过新思科技3DIC Compiler加速从芯片到系统的各个阶段的多裸晶芯片设计的探索和开发。此外，新思科技3DSO.ai与新思科技3DIC Compiler原生集成，实现了信号、电源和热完整性的优化，极大程度地提高了生产力并优化系统性能。

新思科技EDA事业部战略与产品管理副总裁Sanjay Bali表示：“随着带宽需求飙升至全新高度，许多公司正在加速转向多裸晶芯片设计，以提高其人工智能（AI）和高性能计算（HPC）应用的处理能力和性能。我们与英特尔代工长期深入合作，面向其EMIB封装技术打造可量产的AI驱动型多裸晶芯片设计参考流程，为我们的共同客户提供了全面的解决方案，助力他们成功开发十亿至万亿级晶体管的多裸晶芯片系统。”

英特尔代工副总裁兼生态系统技术办公室总经理Suk Lee表示：“应对多裸晶芯片架构在设计和封装上的复杂性，需要采用一种全面整体的方法来解决散热、信号完整性和互连方面的挑战。英特尔代工的制造与先进封装技术，结合新思科技经认证的多裸晶芯片设计参考流程和可信IP，为开发者提供了一个全面且可扩展的解决方案，使他们能够利用英特尔代工EMIB封装技术来快速实现异构集成。”

面向多裸晶芯片设计的AI驱动型EDA参考流程和IP 

新思科技为快速异构集成提供了一个全面且可扩展的多裸晶芯片系统解决方案。该从芯片到系统的全面解决方案可实现早期架构探索、快速软件开发和系统验证、高效的芯片和封装协同设计、稳健的芯片到芯片连接，以及更高的制造和可靠性。新思科技3DIC Compiler是该多裸晶芯片系统解决方案的关键组成部分，它与Ansys® RedHawk-SC Electrothermal™多物理场技术相结合，解决了2.5D/3D多裸晶芯片设计中关键的供电和散热的签核问题，已经被多位全球领先科技客户采用。此外，该解决方案还可通过针对2.5D和3D多裸晶芯片设计的自主AI驱动型优化引擎新思科技3DSO.ai，迅速地大幅提升系统性能和成果质量。

目前，新思科技正在面向英特尔代工工艺技术开发IP，提供构建多裸晶芯片封装所需的互连，降低集成风险并加快产品上市时间。相较于传统的手动流程，新思科技IP和新思科技3DIC Compiler相结合可以提供自动布线、中介层研究和信号完整性分析，从而减少工作量高达30%，并提升成果质量15%（以裕度衡量）。

上市时间和更多资源

该参考流程现已上市，可通过英特尔代工或新思科技获取。