处理器大厂英特尔近期于美国檀香山举行的年度VLSI国际研讨会，公布Intel4制程细节。英特尔表示，相较Intel7，Intel4相同功耗提升20%以上效能，高效能元件库（library cell）密度是2倍，同时达成两项关键目标：满足开发中产品需求，包括PC客户端Meteor Lake，并推动先进技术和制程模块，带领英特尔2025年重回制程领先地位。

英特尔指出，Intel4于鳍片间距、接点间距及低层金属间距等关键尺寸（Critical Dimension）持续朝微缩前行，并导入设计技术偕同最佳化，缩小单一元件尺寸。透过FinFET材料与结构改良提升效能，Intel4单一N型半导体或P型半导体，鳍片数从Intel7高效能元件库4片降至3片。综合上述技术，使Intel4大幅增加逻辑组件密度，并缩减路径延迟和降低功耗。

Intel7导入自对准四重成像技术（Self-Aligned Quad Patterning，SAQP）和主动元件栅极上接点（Contact Over Active Gate，COAG）技术提升逻辑密度。自对准四重成像技术能通过单次微影和两次沉积、蚀刻步骤，将晶圆微影图案缩小4倍，且没有多次微影层叠对准的问题。主动元件闸极接点则将闸极接点直接设在闸极上方，而非传统闸极一侧，提升元件密度。Intel4进一步加入网格布线方案（gridded layout scheme），简化并规律化电路布线，提升效能同时并改善生产良率。

随着制程微缩，晶体管上方金属导线、接点也随之缩小。导线电阻和线路直径呈现反比，该如何维持导线效能是需要克服的壁垒。Intel4采用新金属配方称为强化铜（EnhanceCu），使用铜为导线、接点主体，取代Intel7的钴，外层再用钴、钽包覆；此配方兼具铜的低电阻特性，并降低自由电子移动时撞击原子使移位，进而让电路失效的电迁移（electromigration）现象，为Intel3和未来制程打好基础。

最后，光罩图案成像至晶圆的最重要改变，可能是在广泛使用EUV简化制程。英特尔不仅现有良好解决方案最关键层使用EUV，且Intel4较高互连层也使用EUV，大幅减少光罩数量和制程步骤。降低制程复杂性，亦同步替未来制程节点建立技术领先地位及设备产能，英特尔将在这些制程更广泛使用EUV，导入全球第一款量产型高数值孔径（High-NA）EUV系统。

封面图片来源：拍信网