-
性价比高; -
容易开发:硬件调试工具种类多,参考设计多,软件资源丰富,成功案例多; -
可扩展性好。
-
普遍性原则:所选的元器件要被广泛使用验证过的尽量少使用冷偏芯片,减少风险; -
高性价比原则:在功能、性能、使用率都相近的情况下,尽量选择价格比较好的元器件,减少成本; -
采购方便原则:尽量选择容易买到,供货周期短的元器件; -
持续发展原则:尽量选择在可预见的时间内不会停产的元器件; -
可替代原则:尽量选择pin to pin兼容种类比较多的元器件; -
向上兼容原则:尽量选择以前老产品用过的元器件; -
资源节约原则:尽量用上元器件的全部功能和管脚。
5、设计外围电路
-
对于每个功能模块要尽量找到更多的成功参考设计,越难的应该越多,成功参考设计是“前人”的经验和财富,我们理当借鉴吸收,站在“前人”的肩膀上,也就提高了自己的起点; -
要多向权威请教、学习,但不能迷信权威,因为人人都有认知误差,很难保证对哪怕是最了解的事物总能做出最科学的理解和判断,开发人员一定要在广泛调查、学习和讨论的基础上做出最科学正确的决定; -
如果是参考已有的老产品设计,设计中要留意老产品有哪些遗留问题,这些遗留问题与硬件哪些功能模块相关,在设计这些相关模块时要更加注意推敲,不能机械照抄原来设计。
6、原理图设计时遵循的基本原则
-
数字电源和模拟电源分割; -
数字地和模拟地分割,单点接地,数字地可以直接接机壳地(大地),机壳必须接大地; -
各功能块布局要合理, 整份原理图需布局均衡. 避免有些地方很挤,而有些地方又很松, 同PCB 设计同等道理; -
可调元件(如电位器), 切换开关等对应的功能需标识清楚; -
重要的控制或信号线需标明流向及用文字标明功能; -
元件参数/数值务求准确标识. 特别留意功率电阻一定需标明功率值, 高耐压的滤波电容需标明耐压值; -
保证系统各模块资源不能冲突,例如:同一I2C总线上的设备地址不能相同,等等; -
阅读系统中所有芯片的手册(一般是设计参考手册),看它们的未用输入管脚是否需要做外部处理,如果需要一定要做相应处理,否则可能引起芯片内部振荡,导致芯片不能正常工作; -
在不增加硬件设计难度的情况下尽量保证软件开发方便,或者以小的硬件设计难度来换取更多方便、可靠、高效的软件设计,这点需要硬件设计人员懂得底层软件开发调试,要求较高; -
功耗问题; -
产品散热问题,可以在功耗和发热较大的芯片增加散热片或风扇,产品机箱也要考虑这个问题,不能把机箱做成保温盒,电路板对“温室”是感冒的;还要考虑产品的安放位置,最好是放在空间比较大,空气流动畅通的位置,有利于热量散发出去。
-
设计人员自身应该保证原理图的正确性和可靠性,要做到设计即是审核,严格自审,不要把希望寄托在审核人员身上,设计出现的任何问题应由设计人员自己承担,其他审核人员不负连带责任; -
其他审核人员虽然不承担连带责任,也应该按照以上要求进行严格审查,一旦设计出现问题,同样反映了审核人员的水平、作风和态度; -
普通原理图设计,包括老产品升级修改,原则上要求原理图一版成功,最多两版封板,超过两版将进行绩效处罚; -
对于功能复杂,疑点较多的全新设计,原则上要求原理图两版内成功,最多三版封板,超过三版要进行绩效处罚; -
原理图封板标准为:电路板没有任何原理性飞线和其他处理点; -
每张原理图都需有公司的标准图框,并标明对应图纸的功能,文件名,制图人名/确认人名, 日期, 版本号; -
对于重点设计的相关模拟电路产品,没有主用芯片、外围芯片以及芯片与芯片之间的连接方面的问题。所以,元器件的选项尤为重要,对于硬件设计的一些基本原则一定要注意。
9、原理图设计规范Checklist
No. | 类别 | 描述 |
1 | 检视规则 | 原理图需要进行检视,提交集体检视是需要完成自检,确保没有低级问题。 |
2 | 检视规则 | 原理图要和公司团队和可以邀请的专家一起进行检视。 |
3 | 检视规则 | 第一次原理图发出进行集体检视后所有的修改点都需要进行记录。 |
4 | 检视规则 | 正式版本的原理图在投板前需要经过经理的审判。 |
5 | 差分网络 | 原理图中差分线的网络,芯片管脚处的P和N与网络命令的P和N应该一一对应。 |
6 | 单网络 | 原理图中所有单网络需要做一一确认。 |
7 | 空网络 | 原理图中所有空网络需要做一一确认。 |
8 | 网格 |
1、原理图绘制中要确认网格设置是否一致。
2、原理图中没有网格最小值设置不一致造成网络未连接的情况。 |
9 | 网络属性 | 确认网络是全局属性还是本地属性 |
10 | 封装库 |
1、原理图中器件的封装与手册一致。
2、原理图器件是否是标准库的symbol。 |
11 | 绘制要求 | 原理图中器件的封装与手册一致。 |
12 | 指示灯 | 设计默认由电源点亮的指示灯和由MCU点灭的指示灯,便于故障时直观判断电源问题还是MCU问题 |
13 | 网口连接器 | 确认网口连接器的开口方向、是否带指示灯以及是否带PoE |
14 | 网口变压器 | 确认变压器选型是否满足需求,比如带PoE |
15 | 按键 | 确认按键型号是直按键还是侧按键 |
16 | 电阻上下拉 | 同一网络避免重复上拉或者下拉 |
17 | OD门 | 芯片的OD门或者OC门的输出管脚需要上拉 |
18 | 匹配 | 高速信号的始端和末端需要预留串阻 |
19 | 三极管 | 三极管电路需要考虑通流能力 |
20 | 可测试性 | 在单板的关键电路和芯片附近增加地孔,便于测试 |
21 | 连接器防呆 | 连接器选型时需要选择有防呆设计的型号 |
22 | 仿真 | 低速时钟信号,一驱动总线接口下挂器件的驱动能力、匹配方式、接口时序必须经过仿真确认,例如MDC/MDIO、IIC、PCI、Local bus |
23 | 仿真 | 电路中使用电感、电容使用合适Q值,可以通过仿真。 |
24 | 时序 | 确认上电时序是否满足芯片手册和推荐电路要求。 |
25 | 时序 | 确认下电时序是否满足芯片手册和推荐电路要求。 |
26 | 时序 | 确认复位时序是否满足芯片手册和推荐电路要求。 |
27 | 复位开关 | 单板按键开关设计,要防止长按按键,单板挂死问题,建议按键开关设计只产生一段短脉宽低电平。 |
28 | 复位设计 |
复位信号设计
(1)依据芯片要求进行上下拉 (2)确认芯片复位的默认状态 (3)Peset信号并联几十PF的电容滤波,优化信号质量。 (4)复位信号保证型号完整性。 |
29 | 复位 | 所有接口和光模块默认处于复位状态。 |
30 | 电平匹配 | 不同电平标准互连,关注电压、输入输出门限、匹配方式。 |
31 | 功耗 | 详细审查各个芯片的功耗设计,计算出单板各个电压的最大功耗,选择有一定余量的电源。 |
32 | 缓启 | 热插拔电路要进行缓启动设计 |
33 | 磁珠 | 小电压大电流(安培级)值电源输出端口的磁珠,需要考虑磁珠压降 |
34 | 连接器 | 板间电源连接器通流能力及压降留有预量 |
35 | 标识 | 扣板与母板插座网络标识是否一致,前后插卡连机器管脚信号要一一对应。 |
36 | 电平匹配 | 一驱多信号要根据仿真结果进行阻抗匹配,确定是否加始端或末端匹配电阻 |
37 | 匹配电平 | 原理图设计要关注厂家器件资料的说明,输入输出都会有明确的匹配要求。 |
38 | 二级管 | 使用在控制、检测、电源合入等电路中的二极管,必须考虑二极管反向漏电流是否满足设计要求。 |
39 | MOS | CMOS器件未使用的输入/输出管脚需按照器件手册要求处理,手册未要求的必须与厂家确认处理方式。 |
40 | 温感 | 关键器件尤其的温度要进行监控 |
41 | 244/245 | 有上、下拉需要的信号在经过没有输出保持功能的总线驱动器后,需要在总线驱动器的输入、输出端加上下拉。 |
42 | 244/245 | 244/245如果不带保持功能,则必须将不用的输入管脚上下拉。 |
43 | 时钟 | 晶振管脚直接输出的信号禁止直接1驱多,多个负载会影响信号质量,建议采用1对1的方式。 |
44 | 时钟 | 晶体的xt-out和时钟驱动器相连需要0402串阻,阻值选择不能影响单板起震。 |
45 | 时钟 | 锁相环电路及参数的选取必须经过专项计算。 |
46 | 时钟 | 时钟环路滤波陶瓷电容优选NPO介质电容。 |
47 | 时钟 | 确认信号摆幅,jitter等是否超出器件要求。 |
48 | 时钟 | 确认时钟器件在中心频率、工作电压、输出电平、占空比、相位等各项指标上能完全满足要求。 |
49 | DDR | DDR等存储器接口都要有时钟频率降额设计。 |
50 | DDR | 对于可靠性要求较高的单板建议在RAM开发中满足ECC设计规则要求。 |
51 | DDR | 文章来源于:电路大讲堂 原文链接
本站所有转载文章系出于传递更多信息之目的,且明确注明来源,不希望被转载的媒体或个人可与我们联系,我们将立即进行删除处理。
|