技术咨询
代买器件
商务客服
研发客服
特性
- 信噪比(SNR)：65 dBFS（fIN最高为250MHz，500 MSPS）
- 有效位数(ENOB)：10.5位（fIN最高为250 MHz，500 MSPS，−1.0 dBFS）
- 无杂散动态范围(SFDR)：-78 dBc（fIN最高为250 MHz，500 MSPS，−1.0 dBFS）
- 集成输入缓冲器
-
出色的线性度
- 差分非线性(DNL)：±0.5 LSB（典型值）
- 积分非线性(INL)：±0.6 LSB（典型值）
- 500 MSPS时提供LVDS输出（ANSI -644电平）
- 1 GHz全功率模拟带宽
- 片内基准电压源，无需外部解耦
-
低功耗
- 690 mW (500 MSPS)—LVDS SDR模式
- 660 mW (500 MSPS)—LVDS DDR模式
-
可编程（标称）输入电压范围
- 1.18 V p-p至1.6 V p-p、1.5 V p-p（标称值）
- 1.18 V p-p至1.6 V p-p、1.5 V p-p（标称值）
- 可选择输出数据格式（偏移二进制、二进制补码、格雷码）
- 时钟占空比稳定器
- 带可编程时钟和数据对准功能的集成数据时钟输出
AD9434是一款12位单芯片采样模数转换器(ADC)，专门针对高性能、低功耗和易用性进行了优化。该器件的转换速率最高可达500 MSPS，具有出色的动态性能，适合宽带载波和宽带系统使用。芯片上集成了全部必需功能，包括采样保持器与基准电压源，可提供完整的信号转换解决方案。VREF引脚可用来监控内部基准电压或提供外部基准电压（必须通过SPI端口使能外部基准电压模式）。
该ADC要求采用1.8 V模拟电源供电及差分时钟信号，以便充分发挥其工作性能。数字输出为LVDS (ANSI-644) 兼容，支持二进制补码、偏移二进制或格雷码格式。该ADC还提供数据时钟输出，用于正确进行输出数据定时。
AD9434采用先进的BiCMOS工艺制造，提供56引脚LFCSP封装，额定温度范围为-40°C至+85°C工业温度范围。该器件受美国及国际专利保护。
应用
- 无线和有线宽带通信
- 电缆反转通路
- 通信测试设备
- 雷达和卫星子系统
- 功率放大器线性化
产品聚焦
教程 3
器件驱动器 3
参考电路 1
技术书 1
非常见问题 1
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的 质量和可靠性计划和认证 以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| AD9434BCPZ-370 | 56 ld LFCSP (8x8mm, 5.1mm exposed pad) |
|
|
| AD9434BCPZ-500 | 56 ld LFCSP (8x8mm, 5.1mm exposed pad) |
|
|
| AD9434BCPZRL7-370 | 56 ld LFCSP (8x8mm, 5.1mm exposed pad) |
|
|
| AD9434BCPZRL7-500 | 56 ld LFCSP (8x8mm, 5.1mm exposed pad) |
|
根据型号筛选
重置过滤器
产品型号
产品生命周期
PCN
6月 9, 2021
- 20_0126
Conversion of Select Sizes LFCSP Products from Punched to Sawn and Transfer of Assembly Site to ASE Korea
AD9434BCPZ-370
量产
AD9434BCPZ-500
量产
AD9434BCPZRL7-370
量产
AD9434BCPZRL7-500
量产
根据型号筛选
重置过滤器
产品型号
产品生命周期
PCN
6月 9, 2021
- 20_0126
Conversion of Select Sizes LFCSP Products from Punched to Sawn and Transfer of Assembly Site to ASE Korea
AD9434BCPZ-370
量产
AD9434BCPZ-500
量产
AD9434BCPZRL7-370
量产
AD9434BCPZRL7-500
量产
器件驱动器
正在寻找评估软件？您可以在这里找到
| 部分模型 | 产品周期 | 描述 | ||
|---|---|---|---|---|
|
单端转差分放大器 2 |
||||
|
推荐新设计使用 |
超低失真电流反馈型ADC驱动器 |
|||
|
推荐新设计使用 |
超低失真差分ADC驱动器（单通道） |
|||
|
全差分放大器 3 |
||||
|
推荐新设计使用 |
2.9 GHz超低失真射频/中频差分放大器 |
|||
|
推荐新设计使用 |
2.6GH z 超低失真RF/IF差分放大器 |
|||
|
推荐新设计使用 |
低功耗、超高速度差分ADC驱动器 |
|||
|
时钟产生器件 5 |
||||
|
推荐新设计使用 |
1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，8路输出 |
|||
|
推荐新设计使用 |
1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，5路输出 |
|||
|
推荐新设计使用 |
1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出 |
|||
|
不推荐用于新设计 |
14路输出、低抖动时钟发生器 |
|||
|
不推荐用于新设计 |
6路输出、双环路时钟发生器 |
|||
|
时钟分配器件 3 |
||||
|
推荐新设计使用 |
800 MHz时钟分配IC，分频器，延迟调整，三路输出 |
|||
|
推荐新设计使用 |
1.6 GHz时钟分配IC、分频器、延迟调整、3路输出 |
|||
|
推荐新设计使用 |
1.6 GHz时钟分配IC，分频器，延迟调整，两路输出 |
|||
|
数字控制VGA 3 |
||||
|
过期 |
宽动态范围、高速、数字控制VGA |
|||
|
过期 |
宽动态范围、高速、数字控制VGA |
|||
|
最后购买期限 |
100 MH z 至4000 MH z RF/IF数字控制VGA |
|||
评估套件 2
SDP-H1
高速控制器板
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=zh&h=24&w=24&hash=7CDDC996281D9E966D391D97E93C6727){kind=icon}
EVAL-AD9434
AD9434 评估板
工具及仿真模型 5
IBIS 模型
文章来源于:analog.com 原文链接
本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。