本文涉及的三家企业发展历程、技术突破/创新和取得的成绩，将反映中国本土EDA/IP企业的努力和信心。

曾克强：参与中国Chiplet标准制定，更符合本土芯片厂商诉求

曾克强，芯耀辉科技有限公司董事长。

2018年，AMD已将CPU、GPU等部件分成更小的组件组合成SoC，实现了将Chiplet正式应用在商业化产品中，但整个业界当时没有关于Chiplet芯片设计、互联、接口等方面的统一互联协议和接口标准，一直无法大范围应用。

至2022年，UCIe（Universal Chiplet Interconnect Express）产业联盟成立，开始提供开放的Chiplet互连协议UCIe 1.0，才在芯片封装层面确立了互联互通的统一标准。

虽然UCIe成立后不久，芯耀辉、芯原等就成为首批加入的中国企业，但也有人担心UCIe标准中明确支持的CXL和PCIe互联协议，均由英特尔提出和创建，一旦在标准上被卡脖子，是否会影响到中国Chiplet技术的发展？

中国原生Chiplet标准

中国也一直在尝试建立自己的Chiplet生态。2021年5月，国内Chiplet组织——中国计算机互连技术联盟（CCITA）在工信部立项了《小芯片接口总线技术要求》。

“芯耀辉不仅有基于最新UCIe标准的IP产品，2022年下半年，还作为重点贡献企业加入CCITA承接国家科技部的重点专项，参与了中国芯粒（Chiplet）原生技术标准的制定，这是中国首个原生Chiplet技术标准。其中接口IP部分，我们是唯一一家作为实施落地推动的厂商。”在2023中国集成电路设计创新大会暨IC应用博览会高峰论坛（ICDIA 2023）上，芯耀辉董事长曾克强在接受媒体专访时表示。

芯耀辉科技有限公司董事长 曾克强

2022年12月，中国首个《小芯片接口总线技术要求》团体标准（T/CESA 1248-2023）正式向世界发布，并在2023年2月，由中国电子工业标准化技术协会审订后正式实施。谈到这项中国原生的Chiplet标准，曾克强认为要实现落地面临几个挑战：

1. 纯技术的挑战。把一颗芯片拆分成多个小芯片，通过接口在物理上和功能上将这些小芯片完全串联配合起来，需要大量接口IP，并做到低延时、高速率传输。
2. 产业链协同的挑战。Chiplet标准的落地，需要从EDA工具、芯片设计到生产制造和先进封装，整个生产链的配合，如果整个产业链发展不是齐头并进，任何一处的短板都会导致到无法整体落地实施。
3. 统一的互联标准。当前UCIe联盟虽然整合了统一标准，但其后端封装主要是根据国际大厂主导的先进封装技术，例如台积电、三星都主推3D封装。“如果完全套用UCIe的标准，Chiplet是无法在国内快速、有效地落地的。但是国内如今迫切地需要Chiplet来突破先进工艺的限制，所以就有了更符合现阶段国内厂商诉求的本土标准。”

两个Chiplet标准的差异化

简单来说，中国目前更需要的技术是“使用相对不那么先进的工艺，把芯片性能做到极致。”曾克强说到，曾经业界对于集成电路的创新实际上相当简单粗暴，就是工艺迭代推动着往前走，每一代芯片的极限性能能够做到多少，主要是靠工艺。“但工艺本身的发展趋缓，中国也因被限制而拿不到先进工艺，这就更需要Chiplet技术来挖掘成熟工艺的潜能。”

UCIe在标准组成上，主要由D2D（Device to Device）协议层（Protocol Layer）、适配层、物理层（含封装）组成，中国的《小芯片接口总线技术要求》也有类似的组成，由链路协议层、适配层、物理层及封装组成。两个标准的关键区别之一在于，UCIe在D2D组成的芯片中，加入了retimer功能芯片定义，负责把信号由并行转成串行，然后以更高速度传送到较远的地方。国内《小芯片接口总线技术要求》则不包括这部分内容，而是一个纯粹的D2D互连标准。

中国计算机互连技术联盟（CCITA）秘书长郝沁汾曾对媒体表示，我国的标准更加符合国情。在物理层，中国Chiplet标准同时支持并口和串口，串口的差分信号是一对线，可以把信号传的比并口的单端信号更远。如此，可使国内某些加速器芯片厂商实现将相同的芯片直接通过串口差分信号接口互连，以拓展总体性能的目的。而UCIe只支持通过单端信号实现D2D短距离互连，或需搭配retimer达成较长距离互连，与国内厂商的现阶段诉求不一致。

曾克强也强调，中国Chiplet标准既支持像台积电CoWoS等先进封装方式，也支持目前国内能支持的封装方法。

关于Chiplet D2D更详细的技术细节，芯耀辉的核心三位技术骨干也专门撰写了一篇详细文章，并发表在《电子工程专辑》——。

满足极限使用情况下的兼容性和可靠性

据曾克强介绍，芯耀辉目前员工人数已接近400人，在接口IP方面是国内不折不扣的龙头企业，相关IP产品和服务也已获得众多客户量产使用。虽然目前国内接口IP市场竞争比较激烈，但他认为，芯耀辉和其他公司还是有很大不同，主要体现在以下几点：

第一，大量头部客户的认可。先进工艺接口IP之前基本由新思科技和Cadence这样的国外大厂垄断，国内能做到先进工艺的接口IP厂商较少。芯耀辉成立后仅用三年时间，2022年就推出自研先进工艺IP产品并推向市场，并获国内各领域头部芯片厂商采用，部分已经实现流片，并且测试结果良好。

第二，产品系列（Portfolio）的全面性。全套产品指的不仅仅是功能的实现，由于接口IP采用国际标准，所有公司对产品的定义都一样，但在性能参数上并不是每家公司都能做到比肩国际大厂。具体来说，在DDR3/4、USB2.0、PCIe3等相对较老的标准上，国内有不少IP公司能做，差异化不大；“但在最新的DDR5、PCIe 5、32G SerDes、UCIe标准上，国内市场基本只有我们实现了国产先进工艺平台最全的IP覆盖，DDR5/4 PHY IP在相关工艺上更是超越了全行业最高速率。”他说到。

第三，兼容性和可靠性。同一款IP用在不同的芯片产品上能否帮助客户一次量产成功，曾克强认为是最重要的。“商业化的IP公司不能只做某个芯片应用的专用型IP，而要同时支持各种不同的芯片应用，并且在各种极限使用情况下都具备很好的兼容性和可靠性，帮助客户芯片成功量产，才是高质量的标准IP产品，这就考验研发人员经验了。”这类经验往往不是IP研发人员在办公室自己“闭门造车”，还需要通过大量Corner case、应用Case、客户和市场反馈等，不断打磨迭代后累积而成。

“这正是芯耀辉的强项，我们的核心团队曾经在新思科技、紫光展锐、海思、高通等大厂工作过，具备十几二十年的行业经验。”曾克强说到，“目前国内在专注做接口IP的厂商大概有两三家，芯耀辉可以说是这些厂商中Portfolio最全面的一家，已经与其它IP厂商拉开了相当大的距离。”

在帮助客户做好兼容性方面，曾克强以当前最热、也最复杂的车规级芯片为例，“目前芯耀辉在2022年完成了车规工艺平台车规级全套IP的研发，今年6月，国际公认的检验、测试和认证机构SGS正式向芯耀辉颁发了ISO 26262:2018半导体功能安全ASIL D流程认证证书，是国内先进车规工艺目前唯一符合车规功能安全级别及可靠性要求的接口IP厂商，提供车规工艺的‘ASIL车规功能安全级别接口IP’和‘AEC-Q100车规级可靠性IP’，能够真正地帮助客户实现量产。”据透露，目前国内多家车规芯片厂商采用了芯耀辉的接口IP，充分证明了其在行业中的实力与认可。

刘海燕：走向领先，强强联合才是正道！

刘海燕，上海合见工业软件集团有限公司副总裁。

数字技术正在驱动各个领域的创新，以前所未有的规模和速度改变着我们的世界。今年火爆全球的ChatGPT，也让我们看到数字经济可以从不同的维度改变我们的生活。而支撑这些领域的HPC、HBM、5G、人工智能等技术赛道需要的高性能芯片，面临着晶体管容量增多、面积增大、I/O速度和封装集成度提高等设计和验证复杂度上的挑战，

“可能在一、二十年前，半导体行业内还能听到这样的事故：一颗芯片流片出来是一块石头（无法运行）。但现在芯片的复杂度越来越高，大家反而越来越少听到这样的事故。这得益于先进EDA工具的帮助，在整个前端设计过程中进行充分验证，把潜在bug都找了出来。”在第三届中国集成电路设计创新大会暨IC应用博览会高峰论坛（ICDIA 2023）上，上海合见工业软件集团有限公司（简称“合见工软”）副总裁刘海燕在接受媒体专访时表示。

合见工软副总裁刘海燕

数字验证是连接数字和物理世界的重要桥梁，贯穿整个芯片设计流程。尤其是近几年行业进入更先进的工艺节点后，验证环节不管是在整个大芯片设计的时间投入，还是金钱成本上都几乎占了一半，是花费时间、资源最多的步骤。验证本身包括的流程也很多，包括软硬件仿真、调试、硬件加速器、原型验证等，随着芯片设计发展逐渐细化，验证方法学及验证手段也在不断发展。

发展国产EDA需要天时地利，更需“人和”

在这样的行业背景下，专注数字验证全流程工具的合见工软应运而生，于2021年3月1日在上海正式成立。据刘海燕介绍，公司目前在中国多个城市设立研发、销售和支持中心，目前公司的注册资本达32亿人民币。

EDA工具被称为“芯片之母”，属于整个半导体行业的上游。过去一二十年，整个中国半导体行业在EDA工具上高度依赖国外产品，近几年随着国际形势的改变，国家开始大力支持本土芯片设计业。

刘海燕认为，国产EDA是必须要做、艰难但正确的方向。“最近两年国内涌现出很多新创EDA公司，但即便放眼国际，能像合见工软这样融资规模的公司绝无仅有。同时，合见工软在成立两年多时间里，已经有接近一千名员工，88%是研发人员，平均EDA从业年限超过15年。”她强调，EDA也不是说有资金、踩对时间点就可以做得出来的，优秀的技术专家人员对于国产EDA行业的发展至关重要。

以合见工软为例，公司资深管理团队15人均来自于国际领先的EDA公司，其中Fellow级别有四位，两位是验证领域世界级领先人物。他们的加入也带来了虹吸效应，加速了合见工软验证团队的组建，近60位科学家和主任工程师，以及690人的资深工程师团队构成了研发金字塔架构。“优质的EDA人才非常有限，所以在国内当前的大环境下，我们会与高校合作培养优秀的应届生，这也是合见为什么在短短两年多的时间内，拥有近千人团队的原因。”刘海燕说到。

自研、并购、投资齐头并进

合见工软采取自研+并购+投资的发展策略。

合见工软从成立至今已全资收购三家公司，分别是上海华桑电子、北京云枢创新软件、北京诺芮集成电路。本土EDA行业要想快速扩展生态，除了自研产品，还要像国际大厂一样积极寻找并购整合的标的，快速完善自己的产品线，增加竞争壁垒。

其中，上海华桑电子有着优秀的硬件原型验证平台能力，合见工软则在软件验证上有着国际一流的团队，并购整合后的产品赋能，能够很快达到1+1大于2的效果；并购云枢软件的目的是布局板级PCB工具，拓展自研产品之外的领域；今年4月份完成整合的诺芮集成是一家高速以太网控制器IP公司，补充了合见工软的IP产品线。

“IP是刚需。从长期看，EDA公司一定要结合IP业务，才能更好地服务于国内半导体客户，所以我们一定会在这方面做长期的布局。”刘海燕在谈到对诺芮集成的并购时说到，“诺芮的产品在客户端已经经过多次验证，所以我们很快就做了这个（并购）决定。”

除了上述三家公司，合见工软还投资了上海阿卡思、孤波科技，控股了工业低代码软件公司北京新享科技，与合见工软自主研发的验证产品互补，组合成更完整的IC验证和测试产品工具链。

EDA产业链很长，大部分公司一开始会聚焦在点工具的开发上，这在产业的特定发展阶段下有一定的价值，“但要解决用户的核心问题，一定需要任务驱动场景的整体解决方案。”刘海燕说到，合见工软在数字验证全流程工具上，从数字仿真器、Debug、FPGA Prototyping、系统原型验证和验证管理等产品陆续推入市场以来，得到了国内头部客户的采用，其中很多来自AI、CPU、GPU等大芯片领域。

从替代，走向领先

目前，基于中国市场对半导体产品的需求，足以支撑一家或几家大型本土EDA公司去做一些真正世界领先的产品，而非简单的替代。

刘海燕认为，近几年随着整个行业在算力提升、工艺演进和先进封装技术上的发展，给了国产EDA实现突破的机会。“例如市面上很多芯片产品，虽然经历了好几代的技术迭代，但从一定程度上讲还是采用很多年前的架构，这对于目前行业中的算力、算法而论不是最优解。开发新架构的产品，需要更强、更新的EDA工具来支持。”

“EDA行业是一个强者通吃的行业。”刘海燕表示。

2022年6月，合见工软推出了多款EDA产品和解决方案，以更好地解决芯片开发中的功能验证、调试和大规模测试管理，以及先进封装系统级设计协同等不同任务的挑战。

新一代EDA产品和解决方案主要包括，时序驱动（Timing-Driven）原型验证系统UniVista Advanced Prototyping System（简称“UV APS”），是一种快速自动化实现4-100颗VU19P FPGA级联规模的芯片高性能原型验证方案，集成了先进的时序驱动全流程编译软件APS Compiler，自研的强大前端编译处理引擎，可以快速实现多种类型设计的移植和启动，降低用户初期部署成本。此外还有先进封装协同设计检查工具（简称“UVI”）的Sign-off级完整功能版；高效易用的数字功能仿真调试工具（简称“UVD”）；大规模功能验证回归测试管理平台（简称“VPS”）；即插即用的混合原型系统级IP验证方案UniVista Hybrid IPK（简称“HIPK”）。

在ICDIA上有用户公开反馈，采用20台UV APS连机部署后，实现了产品提前一个月流片，这在过往的经历中绝无仅有，也极大提升了对国产EDA工具的信心。

强强合作

2023年6月，合见工软与北京华大九天科技股份有限公司（简称“华大九天”）联合宣布，将携手共建数模混合设计与仿真EDA联合解决方案。基于合见工软自主知识产权的商用级别高效数字验证仿真解决方案UniVista Simulator（简称UVS），以及华大九天自主知识产权的高速高精度并行晶体管级电路仿真工具Empyrean ALPS（简称ALPS），打造完整的数模混合设计仿真方案，助力中国芯片设计企业解决数模混合仿真的挑战。

这次合作也是国产EDA领域的首次深度合作，意义非凡，引发了广泛关注。刘海燕认为，可以从几点来解读这次合作，一是从EDA工具的实际应用角度看，国内有很多混合信号芯片设计公司，他们从此可以用完全国产的EDA产品来做设计，并提高验证效率和精度；二是EDA行业的强强合作。华大九天是国内上市的EDA企业，也是当之无愧的龙头。两家公司专注领域不同，有很大合作空间。

合见工软与华大九天这次合作，在各自擅长、深耕的领域强强联合，“EDA行业相对来说门槛很高。我们希望国产EDA可以更多地考虑生态建设，在各自领域把各自的强项产品线做完善，真真正正地服务整个半导体行业中的客户。”她说到，“这次合作也是在整个国产EDA生态里的一次探索。只有在领头羊的带领下，做出EDA完整生态，才能与国际厂商竞争。”

贺青：EDA行业发生了巨大变化！

贺青，杭州行芯科技有限公司董事长兼总经理。

据美国国家海洋和大气管理局统计的数据显示，2023年7月3日，是地球有记录以来最热的一天，地球表面以上2米的全球平均气温达到了62.62华氏度，也就是17.01摄氏度。

“恩格斯曾说过，热是人类最早发现的一种自然力，是地球上一切生命的源泉。先哲敏锐的洞察到世界发展的实质，乃是能量的传输和耗散，所以地球变得越来越热是必然的。”在2023中国集成电路设计创新大会暨IC应用博览会高峰论坛（ICDIA 2023）上，行芯科技董事长兼总经理贺青在演讲中，从“热”谈到了“熵”——形容宇宙万物系统发展有序性的绝妙概念。

世间万物都在自发地、不可抗性地向着无序化去发展，奥地利物理学家薛定谔在《生命是什么》一书中首次明确提出“生命是以负熵为食的，即生命依靠从外部环境摄取负熵来维持和发展”。意思就是：一个动物想要活着，就要持续不断地吃下去混乱度比较低、熵也比较低的食物，然后排出混乱度比较高、熵也比较高的物质。

AI算力大爆炸时代下对抗熵增，是中国半导体的机会

在人类社会和熵增抗争的发展过程中，美国数学家、信息论的创始人香农提出了信息熵(Entropy)的概念，指的是一条信息的信息量大小和它的不确定性有直接的关系。当信息量越充分，不确定性就越低，同时信息熵也就越低，“在高算力芯片发展演进过程当中，产生了前所未有的热，所以半导体人为这个世界变得越来越热、信息量不断增长，做出了不可磨没的贡献。”贺青说到。

杭州行芯科技有限公司董事长兼总经理 贺青

如今世界上知名的大算力芯片功耗普遍的在300W以上，有的甚至达到750W。以火爆的ChatGPT为例，它的服务器耗电量已经达到小型城市的用电水平，并正在以疯狂的增长速度向着中型城市用电规模发展。其中原因在于ChatGPT 4.0的参数量已达万亿级，通过提升能耗来解决算力问题已经是一个不争的事实，无论是先进工艺还是先进封装，所有集成电路新技术的核心目的都是为了实现更大算力的同时，降低功耗。

但实际上，目前人类在算力增长方面付出的努力，比在降低能耗上的更多。尤其是在今年，生成式人工智能（AIGC）火了一把后。

贺青认为，人类尚处于AI发展的初级阶段， ChatGPT带来的是应用端的拓展，人类社会对AI更主要需求量还在后面。“同样，AI芯片也是处于初级阶段，人们现在只希望能在算力上追求更大的突破，而相应在能耗、良率上要走的路还有更多。如何在AI芯片的设计和制造侧提升良率，是中国在下一阶段AI算力芯片军备竞赛上的发力空间。”

在后摩尔时代，先进芯片在设计和制造维度面临着一系列挑战。

国产EDA在芯片设计侧的作用

在设计侧，芯片要实现低能耗、高性能，使其工作能耗更多转化为可用算力，是践行“低碳”的首要原则。该过程关系到先进工艺设计，也就是功耗、性能、面积、成本。如今随着工艺不断微缩，成本呈指数攀升；设计验证数据量大幅提升，在后仿阶段往往需要花费大量时间，在后仿过程中遇到服务器波峰期更是令芯片设计后期状况雪上加霜。

“所有问题的根本原因就是工艺的演进，使得寄生参数数据量发生了很大变化，先进工艺模型侧数据量一下多了一个数量级。”贺青指出了设计端面临挑战的问题根源，“这些先进工艺芯片上的晶体管数量动辄百亿或千亿，数以万亿计的数据量增加，寄生效应恶化导致芯片性能下降，让大家在设计上捉襟见肘。EDA和IC设计公司都在想办法解决，其中一个方案就是先进封装。”

如今，先进算力芯片大多采用2.5D或3D封装来提升带宽和性能，但这也引入了新的挑战。例如多种工艺和多种架构混合状态下，采用的运算方式不一样，但在工作状态下却是在同一时刻发生，这种混合场景的多状态耦合，会带来电、热、电磁、应力等多物理场耦合。

据透露，国内头部设计公司正全面在对国产EDA进行验证。其中一些设计公司已经初步完成国产EDA全链条导入，行芯在这个链条中扮演着签核的关键角色。

会后，贺青在接受媒体专访时形象地比喻到：以前国产EDA对于三大家是“遥不可及”，而现在基本上已经能看到了他们的身影，并知道自己所处的位置。

架设设计和制造之间的桥梁

同时，制造侧面临的挑战也极大。先进工艺的良问题一直存在，“第一个原因是器件结构的日趋复杂，面临多重曝光、工艺抖动、多种电介质等工艺挑战。器件上面的电介质层数可以多达三百多层，给EDA工具带来了很大的影响。”贺青说到，一方面是成本不断地攀升，另一方面则是良率不断地下降，一体两面的问题也给EDA公司带来了挑战，“设计和工艺两手抓的新时代，行芯也在努力开发合适的EDA解决方案。”

据悉，行芯的EDA产品在国内主流晶圆厂的多个工艺节点完成导入，“这是一个标志性的事件。”贺青表示。

据介绍，行芯目前聚焦硅精度签核工具链。在设计侧设法减少熵增，让所有芯片设计指标能够在同一时间达到相应目标要求，让芯片更有序的工作，是行芯目前已经实现的。同时在制造侧，行芯也帮助企业实现更好的良率，通过两者结合，行芯构建了一座桥梁，让芯片从设计到制造均实现更有序化的发展。

从“春秋”迈向“战国”

2022年，国内EDA新创企业如雨后春笋般涌现。据行芯统计，目前国产EDA企业数量已达120+家，并且数字还在持续增长中。“我看到目前国内外EDA同行中，还不断有人在跳出自己现有的圈子创业。虽然今年新公司成立的增速会下降，但总量还会提升。”贺青说到，头部EDA公司目前已经成型，少数几家公司占据了绝大部分市场。

贺青将现今EDA行业形容为从“春秋”走向“战国”，公司间的合并已经开始发生，大概两三年后，可能会出现并购大潮的高峰。

贺青将国产EDA行业的发展分为三个阶段，第一阶段是从技术到产品，第二阶段是从产品到商品，第三阶段是从商品到用品。通过应用侧和制造侧两端的同步发展，国产EDA已经开始进入第三阶段，以行芯为代表的头部设计企业、EDA企业实现了产品使用的闭环，并且目前这个闭环还在越拓越宽的过程中。

那么国内EDA公司怎么实现从1到100的市场推广？行芯采用的是头部标杆效应扩散，例如现在国内头部Foundry厂、设计公司已经是行芯客户，那么通过市场自然流动和人才流动，国产EDA解决方案就会扩散开来。

“不过大家要做好打持久战的准备。”贺青说到，“城墙不是一下就被推倒的，而是滴水穿石的过程。”当少数几家国产EDA能够占据应用侧，与头部标杆企业不断磨合后，关系就会越来越紧密，与客户流程深度绑定后，客户会反过来用更高的要求促进国产EDA的进步。