12.1 SDRAM 介绍

12.1.1 SDRAM 定义

• SDRAM(Synchronous Dynamic Random Access Memory)：同步动态随机存储器-内存条

• 同步是指内存工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；

• 动态是指存储阵列需要不断的刷新来保证数据不丢失；   对比：SRAM（静态的-触发器）

• 随机是指数据不是线性依次存储，而是自由指定地址进行数据读写  对比：Flash（块）

• DDR：DDR就是DDR SDRAM，是SDRAM的升级版。（DDR：double data rate，双倍速度的SDRAM）

• SDRAM经历了几代：SDR DDR1 DDR2 DDR3 DDR4 - 速度越来越快（命名方式采取的读写速率）

12.1.2 SDRAM 工作原理

• 先片选中SDRAM，再选择Bank，最后在数据读写时和表格的检索原理一样，先指定一个行（Row），再指定一个列 （Column），就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理，参考SDRAM结构图（HY57V561620(L)T）

• 4Mbit*4banks*16---->  32Mbyte ----> 2^5 * 2^20   需要25根地址线（地址线复用）

• CPU发出片选信号nSCS0（与nGCS6是同一引脚）有效，选中SDRAM芯片

• SDRAM有4个L-BANK，需要两个地址信号来选中其中一个，即BA0、BA1。

• 对被选中的芯片进行同一的行/列（存储单元）寻址、

• 找到存储单元后，被选中的芯片就要进行统一的数据传输。

12.2 存储地址空间

12.2.1 地址空间布局(Memory MAP)

• S3C2440作为32位的CPU，可以使用的地址范围理论上达到4GB。除去用于连接外设的1GB地址空间外，还有一部分是CPU内部寄存器的地址，剩下的地址空间没有使用。

• BANK0-BANK7 0x00000000-0x40000000

• S3C2440的内部外设寄存器地址范围都处于0x48000000-0x5FFFFFFF  (GPIO-0x56000000)

• SDRAM启始地址为：0x30000000

• BANK是用于扩展总线连接外部外设，它的地址和内部外设的地址在一个线性地址空间上。

　　

 12.2.2 存储地址与外设的关系

12.2.2.1 存储控制器特性

• 支持小字节序、大字节序（通过软件选择）；

• 每个BANK的地址空间为128MB，总共1GB（8BANKs）；

• 可编程控制的总线宽度（8/16/32-bit），不过BANK0只能选择两种宽度（16/32-bit）；

• 总共8个BANK，BANK0~BANK5可以支持外接ROM、SRAM等，BANK6~BANK7除可以支持ROM、SRAM外，还支持SDRAM等；

• BANK0~BANK6共7个BANK的起始地址是固定的；

• BANK7的起始地址可编程选择；

• BANK6、BANK7的地址空间大小是可编程控制的；

• 每个BANK的访问周期均可编程控制；

• 可以通过外部的“wait”信号延长总线的访问周期；

• 在外接SDRAM时，支持自刷新（self-refresh）和省电模式（power down mode）

12.2.2.2 S3C2440 与存储器相关的引脚

• S3C2440对外引出的27根地址线ADDR0~ADDR26的访问范围只有128MB(2^27)

• CPU对外还引出了8根片选信号nGCS0~nGCS7，对应于BANK0~BANK7，当访问BANKx的地址空间时，nGCSx引脚输出低电平用来选中外接的设备。这样，每个nGCSx对应128MB地址空间，8个nGCSx信号总共就对应了1GB的地址空间。

• 数据线有上32根，DATA0-DATA31。控制信号nOE,nWE,nWait,nGCS0-nGCS5  (数据手册-P49)

• 开发板中NORFlash DM9000 SDRAM接在了BANK上（总线方式扩展外设）

12.2.3  硬件接线图分析

12.2.3.1 NOR Flash

JZ2440 选用的是 MX29LV160D T/B 的型号，它为 2M x 8bit 或 1M x 16bit 的大小，即为 2M/1M 空间大小。8/16 是位宽。

• A0-A19：地址线    2^20 = 1M             

• D0-D15：数据线           16bit

• BYTE：选择16/8bit模式,直接接高电平（选择了16bit模式）

• 因为S3C2440 的BANK0 只支持(16bit/32bit )的位宽，而 NOR Flash 是接在 BANK0上的，所以只能拉高选择16 bit 模式

• CE　--  NGCS0 (BANK0)

• OE　WE　RESET

• VCC　VSS  

• CPU_ADDR1 ---  NOR_ADDR0 (忽略了最低位)

12.2.3.2 SDRAM

• BANK0~BANK5的连接方式都是相似的，BANK6连接SDRAM时复杂一点，CPU提供了一组用于SDRAM的信号CS --- BANK6,它的首地址为0x30000000

• SDRAM时钟有效信号SCKE；SDRAM时钟信号SCLK0/SCLK1

• 数据掩码信号DQM0/DQM1/DQM2/DQM3(每个DQM控制8bit,防止写字节数据覆盖前面位-32bit操作的)

• SDRAM片选信号nSCS0（它与nGCS6是同一引脚的两个功能）

• SDRAM行地址选通脉冲信号nSRAS 

• SDRAM列地址选通脉冲信号nSCAS

• 写允许信号nWE（它不是专用于SDRAM的），在 JZ2440 中使用的是EM63A165TS ，两个 32M 的SDRAM
  

• HY57V561620(L)T容量：4Banks x 4M x 16Bit   =  32Mbyte，早

• CPU需要64Mbyte(26根地址线)0x03(0x00)

• CPU_ADDR2---- SDRAM_ADDR0

• SDRAM行地址线13根，列地址线9根（Row Address : RA0 ~ RA12, Column Address : CA0 ~ CA8）,它们是复用的

• S3C2440发送一个地址为0x30001000:

• 当nSRAS有效时，ADDR2-ADDR14发出的是行地址信号，对应bit[23-11]

• 当nSCAS有效果时,ADDR2-ADDR10发出的是列地址信号，对应bit[10-2]

• 硬件接线图参考数据手册上给的值，当数据线是32位时，最低两位是没有使用的，一个地址对应的是四个字节为了和字节地址统一，不接bit[1-0]到SDRAM中。

• 注意：

• 存储单元:每一个地址对应的存储空间，就是一个存储单元

• 存储器总容量的字节数 = 总的地址数 X 存储单元字节数

• 通过扩展地址线/数据线来扩展容量，比如我们内存模块是采用 16M*8bit的内存颗粒，那么我们使用4个颗粒进行字扩展(数据线)，成为16M*32bit，使用4个颗粒进行容量扩展(地址线)变为64M*8bit

• 采用按字节编址的方式,每一个地址对应一个字节单元(与存储单元字节数无关)-CPU端设置

• 逻辑上：

• 物理上：

　　

12.3 存储器控制器

12.3.1 时序图

• 时序是表达指令执行中各控制信号在时间上的相互关系，由于有了时序才能让 IC 有条不紊的工作。

• 时序图读法：

• 从上到下，从左到右，高电平在上，低电平在下，高组态在中间。

• 双线表示可能高也可能低，视数据而定。

• 交叉线表示状态的高低变化点，可以是高变低，也可以是低变高，也可以不变。

• 时序图的看法：

• 按照从上到下，从左到右的顺序，每到一个突变点（从0变为1，或从1变为0）时，记录各信号的值，进而分析可知其相应的功能。

12.3.2 寄存器设置

• 存储控制器共有13各寄存器，BANK0-BANK5 只需要设置 BWSCON 和 BANKCONx(x 为 0~5)两个寄存器；

• BANK6、BANK7 外接 SDRAM 时，除 BWSCON 和 BANKCONx(x 为6、7)外，还需要设置 REFRESH、BANKSIZE、MRSRB6、MRSRB7 等 4 各寄存器：

• MT[16 - 15] 设置接的是 ROM/SRAM[00] 还是 SDRAM[11]，如果是 00 的话，其他设备和 BANKCONx(x 为 0 - 5) 一样；当 MT 设置成 SDRAM 还需要设置 Trcd[3:2]，RAStoCAS(delay 设置推荐为 01)，Scan[1:0](SDRAM 列地址位数)

• STx 用于设置启用 UB/LB(0)

• WSx 是否使用存储器的 WAIT 信号(0)

• DWx 用于设置 BANK 位宽

• BWSCON：

• BANKCONx(x 为 0 - 5)：用于控制外接设备的访问时序，使用默认的 0x700 即可满足要求

• BANKCONx(x 为 6、7)：

12.4 SDRAM 初始化

 Makefile

 1 # 获取当前工作目录

 2 CURRDIR = $(shell pwd)

 3 

 4 # 头文件所在目录

 5 INCDIR = $(CURRDIR)

 6 

 7 # 交叉编译工具链的绝对路径

 8 CROSS_COMPILE = ~/work/s3c2440/tools/gcc-3.4.5-glibc-2.3.6/bin/arm-linux-

 9 

10 # 编译器工具

11 AS            = $(CROSS_COMPILE)as

12 LD            = $(CROSS_COMPILE)ld

13 CC            = $(CROSS_COMPILE)gcc

14 CPP            = $(CC) -E

15 AR            = $(CROSS_COMPILE)ar

16 NM            = $(CROSS_COMPILE)nm

17 STRIP        = $(CROSS_COMPILE)strip

18 OBJCOPY        = $(CROSS_COMPILE)objcopy

19 OBJDUMP        = $(CROSS_COMPILE)objdump

20 

21 # 编译器标识位设置

22 CFLAGS :=

23 AFLAGS :=

24 LDFLAGS :=

25 CFLAGS    :=

26 AFLAGSL    :=

27 

28 # 目标文件设置

29 objs := startup.o sdram.o

30 

31 all: clean s3c2440.bin

32 

33 

34 # 执行编译的过程

35 s3c2440.bin: $(objs)

36     $(LD) -Ttext 0x00000000 -o s3c2440_elf $^

37     $(OBJCOPY) -O binary -S s3c2440_elf $@

38     $(OBJDUMP) -D -m arm s3c2440_elf > s3c2440.dis

39 

40 

41 %.o:%.c

42     $(CC)  -Wall -Wstrict-prototypes -O2 -fomit-frame-pointer -ffreestanding -c -o $@ $<

43 

44 %.o:%.S

45     $(CC)  -Wall -Wstrict-prototypes -O2 -fomit-frame-pointer -ffreestanding -c -o $@ $<

46 

47 clean:

48     rm -f *.bin *_elf *.dis *.o

startup.S

  1 .equ        MEM_CTL_BASE,       0x48000000

  2 .equ        SDRAM_BASE,         0x30000000

  3 

  4 .text

  5 .global _start

  6 _start:

  7     bl  disable_watch_dog               @ 关闭WATCHDOG，否则CPU会不断重启

  8     bl  memsetup                        @ 设置存储控制器

  9     bl  copy_steppingstone_to_sdram     @ 复制代码到SDRAM中

 10     ldr pc, =on_sdram                   @ 跳到SDRAM中继续执行

 11 

 12 @ 栈是先入后出，SDRAM 的地址为 0x30000000，64M 大小的结束地址为 0x34000000

 13 on_sdram:

 14     ldr sp, =0x34000000                 @ 设置堆栈, 此时 pc 指向了栈顶

 15     bl  main

 16 

 17 halt_loop:

 18     b   halt_loop

 19 

 20 @ WTCON 寄存器允许用户使能或禁止看门狗定时器、从 4 个不同源选择时钟信号、使能或禁止中断和使能或禁止看门狗定时器输出。

 21 @ 看门狗定时器是用于恢复 S3C2440A 上电后若有故障重时新启动；如果不希望控制器重新启动，则应该禁止看门狗定时器。

 22 @ 如果用户希望使用看门狗定时器作为普通定时器，则应使能中断并且禁止看门狗定时器。

 23 @ STR{条件}  源寄存器，

 24 @ STR指令用于从源寄存器中将一个 32 位的字数据传送到存储器中。

 25 disable_watch_dog:

 26     @ 往 WATCHDOG 寄存器写 0 即可，操作 WTCON 寄存器

 27     mov r1,     #0x53000000

 28     mov r2,     #0x0

 29     str r2,     [r1]

 30     mov pc,     lr      @ 返回

 31 

 32 @ S3C2440A 引导代码可以在外部 NAND Flash 存储器上执行。

 33 @ 为了支持 NAND Flash 的 BootLoader，S3C2440A 配备了一个内置的 SRAM 缓冲器，叫做“Steppingstone”。

 34 @ 引导启动时，NAND Flash 存储器的开始 4K 字节将被加载到 Steppingstone 中并且执行加载到 Steppingstone 的引导代码。

 35 copy_steppingstone_to_sdram:

 36     @ 将Steppingstone 的 4K 数据全部复制到 SDRAM 中去

 37     @ Steppingstone 起始地址为 0x00000000，SDRAM 中起始地址为 0x30000000

 38 

 39     mov r1, #0

 40     ldr r2, =SDRAM_BASE

 41     mov r3, #4*1024

 42 1:

 43     ldr r4, [r1],#4     @ 从Steppingstone读取4字节的数据，并让源地址加4

 44     str r4, [r2],#4     @ 将此4字节的数据复制到SDRAM中，并让目地地址加4

 45     cmp r1, r3          @ 判断是否完成：源地址等于Steppingstone的未地址？

 46     bne 1b              @ 若没有复制完，继续

 47     mov pc,     lr      @ 返回

 48 

 49 @ 存储控制器设置

 50 memsetup:

 51     @ 设置存储控制器以便使用SDRAM等外设

 52 

 53     mov r1,     #MEM_CTL_BASE       @ 存储控制器的13个寄存器的开始地址

 54     adrl    r2, mem_cfg_val         @ 这13个值的起始存储地址

 55     add r3,     r1, #52             @ 13*4 = 54

 56 1:

 57     ldr r4,     [r2], #4            @ 读取设置值，并让r2加4

 58     str r4,     [r1], #4            @ 将此值写入寄存器，并让r1加4

 59     cmp r1,     r3                  @ 判断是否设置完所有13个寄存器

 60     bne 1b                          @ 若没有写成，继续

 61     mov pc,     lr                  @ 返回

 62 

 63 .align 4

 64 mem_cfg_val:

 65     @ 存储控制器13个寄存器的设置值

 66     @ BWSCON 总线宽度和等待控制寄存器

 67     @ ‭0010 0010 0000 0001 0001 0001 0001 0000‬

 68     .long   0x22011110      @ BWSCON

 69     @ BANKCON0 Bank0 控制寄存器

 70     @ ‭0000 0000 0000 0000 0000 0111 0000 0000‬

 71     @ 设置了访问周期为 14 各时钟

 72     .long   0x00000700      @ BANKCON0

 73     @ BANKCON1 Bank· 控制寄存器

 74     .long   0x00000700      @ BANKCON1

 75     @ BANKCON2 Bank2 控制寄存器