3月29日，由全球领先的技术媒体机构AspenCore主办的2023国际集成电路展览会暨研讨会(IIC Shanghai 2023)同期的EDA/IP与IC设计论坛，邀请了包括Cadence、芯瑞微、Andes、奎芯科技、芯和半导体、思尔芯、 安谋等多家来自EDA工具、IP解决方案等厂商代表作了相关深度分享。其中，芯瑞微 (上海)电子科技有限公司产品总监赖诚作了主题为“后摩尔时代的多源异构芯片封装热仿真技术探讨”的演讲，分享了该公司在封装设计、多物理场仿真以及先进封装测试和加工等面向先进封装的全流程方面的成果探索和所能提供的的服务。

芯瑞微 (上海)电子科技有限公司产品总监 赖诚

　　赖诚指出，包括SiP、PoP，甚至现在所说的Chiplet技术，目前这些好的封装技术提供给了很多的便利性，一是它的制造难度会降低;第二是上市时间缩短。当然在这些好处的背后，实际上也给封装设计带来了一些挑战。

　　例如，先进封装技术让芯片里面的结构变得更加复杂。复杂性体现在哪里?首先里面的材料更多了，3D的结构也更多了。从外部工作的环境和里面的封装，实际上它是一个非常跨尺度的现象，做物理仿真的要关注外部的环境，又要关注芯片里面的环境，这里面就涉及到跨尺度的问题，所以在SIPI也好，在热和应力仿真也好，都面临不小的挑战。

　　这些挑战是什么导致的呢?小到类似于Chiplet这类芯片，甚至现在也在一直研究万瓦功耗的芯片，很小的一个芯片热损耗有千瓦、万瓦，而仿真的困难就在于此，追求极致的能量密度。

　　以往在解决芯片散热的过程中，是从CFD(Computational Fluid Dynamics，即计算流体动力学)的程序演变而来的，CFD的程序即：先从芯片工作的环境，它的对流化热、热辐射，从环境级别的，到里面芯片内部的导热，芯片跟集成电路互相的导热，从最外算到最内。

　　第二就是现在的多源异构芯片Chiplet中的热源非常多，且分布极不均匀，如果沿用传统方法，计算会非常耗时，这也就是面临的效率挑战。

　　在深耕CFD多年后，芯瑞微在探索中形成了散热仿真工具——Turbo T。借助Turbo T可以深入到芯片内部，把细微的跨尺度的结构做更多的计算。赖诚介绍道，Turbo T仿真场景涵盖了芯片级、PCB级、到电子设备级所有的场景。在物理场方面，可以实现对流换热、辐射换热、导热等等，也可以做内因的分析。从流程上看，Turbo T跟传统的散热工具是完全一致的，可以跟用户使用习惯做非常好的匹配。在格式方面，导入格式有ECAD和MCMD，像面向极板和PCE板，还有面向不规则的机械板，就是在2.5D和3D接口方面均可做到很好的匹配，进来之后会有其几何建模平台，该平台也是基于芯瑞微的多微场平台前处理的模块，可以做更多几何的建模，建模之后，还会提供多种热源的边界。

　　众所周知，在芯片里有面热源、体积热源，甚至每个袋里面可以提供非常完整的输入，这样就可把芯片内部的热源分布做进一步的拆解，以至于反馈出来在整个散热过程中它的一个原像。再里面有边界条件设置、多种热源条件设置，设置完会有一个网格，包括流体部分、实体部分，以及后面高精度的求解，最终会有后处理。