在程序中,需要延时的时候,通常状况下有两种方法:1、循环语句实现,这种方法简单易用,但是无法得到一个精确的延时时间;2、定时器定时,可达到精确延时。
中断的概念
什么是中断:CPU在处理某一事件A时,发生的另外某一事件B请求CPU去处理(产生了中断),随后CPU暂时中断当前正在执行的任务,去对事件B进行处理,CPU处理完事件B后再返回之前中断的位置继续执行原来的事件A,这一过程总称为中断。
中断流程示意图
使CPU中断的事件称中断源。中断源向CPU发出中断请求,CPU暂时中断原来执行的事件A转去做事件B。事件B处理完毕后继续返回原先中断的地方(该过程称中断返回,原先中断的地方为断点),继续执行原先的事件。
中断的优先级
中断的好处
(1):提高了CPU的效率
CPU是计算机的指挥中心,它与外围设备(如:按键,显示器等)通讯的方法有查询和中断2种
2:中断:在外围设备需要通讯服务时主动告诉CPU,CPU停下当前工作去处理中断程序,从而提高了CPU的工作效率。
(2):可以实现实时处理
外设任何时候都可能发出请求中断的信号,CPU接到请求后及时处理,以满足实时系统的需要
(3):可以及时处理故障
计算机系统运行过程中难免会出现故障,eg:电源中断,存储器出错,外围设备工作不正常等,这时可以通过中断系统向中断源的CPU发出请求,以便解决故障。
定时器的使用步骤
1.打开总中断:
EA(ENABLE ALL) = 1;
2.设置定时器工作方式:
TMOD寄存器:定时器/计数器模式控制寄存器
其中M1和M0是定时器工作方式的设置位,共可设置4种工作方式。
方式0(M1M0 = 00):13位定时/计数器
方式1(M1M0 = 01):16位定时/计数器 //通常采用方式1
方式2(M1M0 = 10):8位自动重装定时/计数器
方式3(M1M0 = 11):T0分为两个独立的8为定时/计数器;T1在此方式停止计数
3.定时器填装初值
填装初值要点:
①单片机晶振频率:12M,震荡周期为1/12us
②标准的51单片机为12T,即12个时钟周期, 12 x 1/12 us = 1us,即加一次1us。
例如:将定时器设置在工作方式1,初值设为10ms:
TMOD = 0x01;
TH0 = (65536 - 10000);//10000代表10000个1us
TL0 = (65536 - 10000);
4.打开定时器中断
ET0 = 1:ENABLE TIME0
ET1 = 1: ENABLE TIME1
5.打开定时器(开始计数)
TR0 = 1:打开定时器0
TR1 = 1:打开定时器1
6.写中断服务函数(ISR)
注意:中断服务函数不能有参数和返回值
定时器使用程序
注意:
1:定时器和中断都属于单片机的内部资源,在开发板上是没有芯片的,同时定时器的初始化程序一旦溢出,会自动去执行定时器中断子程序,而不需要我们自己去调用,这些都是由硬件直接控制的。
2:定时器计算的是固定脉冲,其定时时间是可以计算出来的。它比延时函数有更好的作用,能提高CPU 的效率,因为延时函数是需要耗费CPU去执行的,在此期间,CPU是不能执行其它功能的,而定时器是需要用到 的时候,CPU自动调用。
s3c2440的定时器使用方法
系统时钟
首先,应先了解s3c2440的时钟系统。MCU的主时钟源主要是外部晶振或外部时钟,目前用的最多的是外部晶振。MINI2440开发板使用一个12MHz的外部晶振,如果CPU只工作在12MHz频率下,开发板的使用效率非常低,所有依赖系统时钟工作的硬件,其工作效率也非常低,如果想提高CPU的工作效率,则需要对输入时钟进行一系列处理,其流程如下:
晶振频率通过PLL(锁相环)进行倍频处理。s3c2440有两个PLL,分别是UPLL和MPLL。UPLL专用于USB模块,提供48MHz,MPLL提供FCLK、HCLK和PCLK。FCLK是主频时钟,用于ARM920T内核;HCLK用于AHB总线设备,如内存控制、中断控制、LCD控制、DMA以及USB主模块;PCLK用于APB总线设备,如外围设备的看门狗,IIS,I2C,PWM,MMC接口,ADC,UART,GPIO,RTC以及SPI。
s3c2440支持FCLK、HCLK和PCLK之间的分频比例选择,该比例由CLKDIVN寄存器中的HDIVN和PDIVN来决定。因此,我们只需确定FCLK,即可通过设定HDIVN和PDIVN来确定HCLK和PCLK。
FCLK与输入时钟Fin之间的倍数关系(即晶振频率通过PLL倍频)是通过MPLLCON寄存器(如图1所示)来设置的,MPLLCON寄存器中包含3个参数:MDIV、PDIV、SDIV,公式如下:
MPLL(FCLK) = (2*m*Fin) / (p*2^s)
其中:m = MDIV + 8 , p = PDIV + 2 ,s = SDIV
总结一下,时钟产生流程为:外部时钟源→通过寄存器MPLLCON得到FCLK→再通过寄存器CLKDIVN得到HCLK和PCLK。
定时器
s3c2440有5个16-bit的定时器,定时器0、1、2、3具有PWM功能;定时器4只有一个内部定时而没有关联到输出管脚上;同时,定时器0有一个dead-zeno产生器,用于大电流设备。
定时器的输入时钟频率信号跟预分频器(prescaler)和分频器(divider)相关。如图2所示。
预分频器:定时器0和1共享一个8-bit预分频器,定时器2、3、4共享另一个8-bit预分频器,预分频器数值由TCFG0配置,取值范围是0~255。
分频器:同时,每一个定时器都分别有一个时钟分频器,这样就可以产生5个不同的分频信号,分频器数值由TCFG1配置,取值只能是2、4、8、16,或者外部TCLKn。
具体公式为:
定时器输入时钟频率=PCLK ÷ (prescaler+1) ÷ divider
比如,已知PCLK=50MHz,我们希望某一个定时器的输入时钟频率为25KHz,那么我们就需要配置prescaler=249,divider=8,则递减计数器每减一次1,时间就过去0.04ms(1÷25000×1000)。
TCONn为定时器控制寄存器,控制定时器的开启与关闭。
定时计数缓冲寄存器TCNTBn用于存储定时器的初始值,当定时器启动时,TCNTBn里的数值会被加载到递减计数器TCNTn中。
定时比较缓冲寄存器TCMPBn用于存储定时器的比较值,TCMPBn的数值会被加载到比较寄存器TCMPn里来跟递减计数器进行比较。
工作原理为:
(1)将定时器的初始值和比较值装入寄存器TCNTBn和TCMPBn中。
(2)设置定时器控制寄存器TCON,启动定时器。此时,TCMPBn和TCNTBn中的值会加载到寄存器TCMPn和TCNTn中。
(3)定时器会减1计数,即TCNTn进行减1计数,当TCMPn=TCNTn时,TOUTn引脚输出取反。
在通常应用中,TCMPBn的值用于PWM,当递减计数器和比较计数器数值相等时,电平会翻转,从而达到改变占空比的目的。如果仅仅是用于定时中断,那么将TCMPBn设置为0,则当递减计数器达到0时,定时器中断请求通知CPU定时器操作已经完成。当定时器计数器到达零时, 相应的 TCNTBn的值将自动被加载到递减计数器以继续下一次操作。然而,如果定时器停止了,例如,在定时器运行模式期间清除TCONn的定时器使能位, TCNTBn的值将不会被重新加载到计数器中。
s3c2440的定时器有一个双缓冲功能,保证下次定时器操作时重加载的值改变时无需停止当前的定时器操作。所以新的定时器的值设定,当前的定时器操作也可以成功完成。定时器的值可以写到TCNTBn中,定时器的当前计数值可以从TCNTOn中读到。TCNTBn被读取的值,不表明计数器的当前状态,而是下一次定时器持续期间的重加载值。当TCNTn为0,自动重加载操作会复制TCNTBn到TCNTn中。但是,如果TCNTn为0,而自动重加载的使能位为0,那么TCNTn不会再操作了。
配置完定时器相关内容,接下来是配置中断,如设置中断模式(IRQ或FIQ),将定时器执行函数对应定时中断入口地址等等,这里不多加赘述。