技术咨询
代买器件
商务客服
研发客服
特性
- Complete, Low Cost Stereo DAC System in a Single Die Package
- Variable Rate Oversampling Interpolation Filter
- Multibit SD Modulator with Triangular PDF Dither
- Discrete and Continuous Time Analog Reconstruction Filters
- Extremely Low Out-of-Band Energy
- 64 Step (1 dB/Step) Analog Attenuator with Mute
- Buffered Outputs with 2 kΩ Output Load Drive
- See datasheet for additional features
AD1859是一款完整的16/18位、单芯片、立体声数字音频回放子系统，内置可变速率数字插值滤波器、具有扰动功能的革命性多位Σ-Δ调制器、耐抖动DAC、开关电容滤波器、连续时间模拟滤波器以及模拟输出驱动电路。其它特性包括片内立体声衰减器，以及通过SPI兼容型串行控制端口编程实现静音功能。
AD1859与众不同的关键特性是其异步主时钟能力。以前的Σ-Δ音频DAC需要高频主时钟，其频率为目标音频采样速率的256倍或384倍。对于电路板设计人员而言，这种高频同步时钟的产生和管理非常麻烦。传统的一位Σ-Δ型DAC的模拟性能还取决于样本和主时钟的频谱纯度。AD1859内置数字锁相环(PLL)，允许异步主时钟，同时能有力地抑制采样时钟（左右时钟）上的抖动。数字PLL使AD1859能够与单一频率（例如27 MHz）同步，而采样频率（由左右时钟决定）则可以在较宽范围内变化。数字PLL锁定新采样速率的时间约为100 ms。对采样频率上下15 Hz抖动成分的抑制为每倍频程6 dB，达到了音频DAC未曾有的抖动抑制水平。
AD1859支持连续可变采样速率，相位响应基本保持线性，并且提供外部模拟去加重处理选项。时钟电路内置片内振荡器，因此用户只需提供外部晶振。如果需要，可以利用外部时钟源过驱该振荡器。
AD1859具有简单但非常灵活的串行数据输入端口，可以与各种ADC、DSP芯片、AES/EBU接收机和采样速率转换器实现无缝互连。串行数据输入端口可以配置为左对齐、I 2 S对齐、右对齐以及DSP串行端口兼容模式。该器件接受MSB优先、二进制补码格式的16位或18位串行音频数据。省电模式可使该器件在非活动状态时的功耗较小。它以+5 V单电源供电，采用0.6 µM CMOS双多晶硅、双金属工艺制造的单芯片集成电路，提供28引脚SOIC和SSOP两种封装，工作温度范围为-40°C至+105°C。
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的 质量和可靠性计划和认证 以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| AD1859JRZ |
28-Lead SOIC (Wide)
|
|
|
| AD1859JRZ-RL |
28-Lead SOIC (Wide)
|
|
根据型号筛选
重置过滤器
产品型号
产品生命周期
PCN
8月 4, 2010
- 10_0117
Halogen Free Material Change for SOIC_W Products at Carsem
AD1859JRZ
过期
AD1859JRZ-RL
过期
4月 12, 2012
- 12_0064
Discontinuance of the AD1859 Generic
AD1859JRZ
过期
AD1859JRZ-RL
过期
根据型号筛选
重置过滤器
产品型号
产品生命周期
PCN
8月 4, 2010
- 10_0117
Halogen Free Material Change for SOIC_W Products at Carsem
4月 12, 2012
- 12_0064
Discontinuance of the AD1859 Generic
文章来源于:analog.com 原文链接
本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。