摩尔定律，一个芯片永远绕不开的定律，任何关于半导体未来的讨论很可能都会从摩尔定律开始，而它在最近几年遭受越来越多的争议。

2010年代中后期，业界就曾多次预测“摩尔定律已死”，让这句话真正传开的是英伟达CEO黄仁勋。2022年9月，黄仁勋宣称摩尔定律已死，又在其后的两年内不断用“超越摩尔定律”的说法来衬托自己产品。英特尔CEO Pat Gelsinger同期进行了多次回应，表示摩尔定律还活着且发展很好。

事实上，摩尔定律这个“金科玉律”的生命远没有结束。有专家也曾经计算过，摩尔定律也许还能持续100年，英特尔的Mark Bohr也曾经表示，摩尔定律至少还有10年时间。

是预测，不是物理规则

在探究之前，必须要先从深层了解摩尔定律。

摩尔定律发迹于英特尔公司联合创始人戈登·摩尔（Gordon Moore），他于1965年应邀在《电子》杂志上发表了一篇题为《在集成电路上容纳更多组件》（Cramming More Components onto Integrated Circuits）的四页短文。

在半导体发展的早期，戈登·摩尔便准确预测了，芯片的算力将大幅增长，而相对成本将呈指数级下降。在这篇文章中，他提出，在未来十年内，芯片上的晶体管数量将每年翻一番。1965-1975年半导体技术的发展情况印证了他的预测。

1975年，他将他的预测修订为芯片上的晶体管数量将每两年翻一番，而成本只会略有增加，这就是摩尔定律。

在此之后，戈登·摩尔并没有放弃对摩尔定律的审视，1985年、1995年又继续对摩尔定律复盘，证明几十年来，预测都对了。

后来，他评论道：“我们无法预测未来会发生什么，这只是一个幸运的猜测。”

所以说，摩尔定律是戈登·摩尔对半导体技术的观察和对未来发展的预测，而非物理定律或自然规律，就是说所谓的“5nm、3nm、2nm”并不和物理尺度挂钩，所以英特尔才会把制程节点改名。此外，也没有预测过计算机性能呈指数级增长，这些正是被人误解所在。

技术推动的摩尔定律

正因为是预测，所以不确定性是不可避免的。反观过去的历史，每个节点都是一次技术障碍的突破。

2015年戈登·摩尔曾表示：“摩尔定律不会永远有效，但如果良好的工程技术得到应用，那么摩尔定律仍可以坚持5到10年时间。”

可以说，是英特尔在内的半导体公司的不懈努力下，让摩尔定律继续延续下去的。

正如帕特·基辛格说过的：“在穷尽元素周期表之前，摩尔定律都不会失效，英特尔将持续利用硅的神奇力量不断推进创新。”

目前，单个设备中的晶体管数量达到数十亿个，英特尔预计，到2030年，单个封装中集成的晶体管数量将达到一万亿。这一增长节奏仍然符合摩尔定律。

英特尔与摩尔定律的故事

摩尔定律发迹于英特尔，所以英特尔也是最积极的推进者。

40多年来，英特尔工程师不断创新，将越来越多的晶体管整合到更小的芯片上，持续推进摩尔定律。

到2000年代后期，随着物理尺寸不断缩小，业界意识到需要其他领域的创新以跟上摩尔定律的步伐，包括材料科学、新的制程架构和设计工艺协同优化（DTCO）。这些都是英特尔一直以来的发力点。

二十年前，当芯片上的特征缩小到原子级别大小时，英特尔的工程师和科学家努力克服着物理层面的新挑战。许多里程碑式的创新，如应变硅（strained silicon）、Hi-K金属栅极（Hi-K metal gate）和FinFET晶体管，都出自英特尔。

到2010年代，封装的主要作用还是在主板和芯片之间传输电源和信号，并保护芯片。从引线键合技术和引线框架封装，到陶瓷基板上的倒装芯片技术，再到对有机基板的采用和多芯片封装的引入，彼时的每一次演进都增加了连接数量。这些连接能支持芯片中的更多功能，而这也是摩尔定律微缩所需的。

此处可以看出其中的关键，推进摩尔定律并非只有制程工艺，封装、架构等方面均是摩尔定律的载体。

面向未来，英特尔也会通过制程、封装和组件研究等前沿领域的创新，继续推进摩尔定律。

三个制程节点背后的技术

对英特尔这几年来说，Intel 20A、Intel 18A和Intel 14A三个制程节点至关重要。这是因为这几个节点宣告英特尔正式步入埃米时代，越来越逼近工艺瓶颈。从现在来看，英特尔达到这个制程节点的速度最快。

对于这三个制程节点来说，架构、背面供电、EUV封装是四大核心技术。

架构方面，自Intel 20A开始，英特尔将采用全新的晶体管架构——RibbonFET全环绕栅极（GAA）晶体管，它代表了英特尔自FinFET以来的首个全新晶体管架构。这项技术的优势在于：

• 在RibbonFET晶体管中，栅极能够更好地控制电流的流通，同时在任意电压下提供更强的驱动电流，让晶体管开关的速度更快，从而提升晶体管的性能。

• RibbonFET晶体管架构的水平沟道可以垂直堆叠，而不是像FinFET一样只能将鳍片并排放置，因此能够以更小的空间实现相同的性能，从而推动晶体管尺寸的进一步微缩。

• RibbonFET还将进一步提升芯片设计的灵活性，其沟道可以根据需求加宽或缩窄，从而更适配不同的应用场景。

背面供电方面，自Intel 20A开始，英特尔将采用PowerVia背面供电技术。顾名思义，就是将晶体管架构中的电源线和信号线放在背面，解决 “抢占”晶圆内的同一块空间的问题。通过在结构上将这两者的布线分开，可提高芯片性能和能效。

背面供电非常重要，它可使芯片设计公司在不牺牲资源的同时提高晶体管密度，进而显著地提高功率和性能。不过，作为一种向晶体管供电的全新方式，背面供电技术也会带来了散热和调试设计方面的全新挑战。

通过将PowerVia与RibbonFET这两项技术的研发分开进行，英特尔能够迅速应对上述挑战，确保能在基于Intel 20A和Intel 18A制程节点的芯片中实现PowerVia技术。英特尔开发了散热技术，以避免过热问题的出现。

在PowerVia技术的测试结果中，芯片大部分区域的标准单元利用率都超过90%，同时单元密度也大幅增加，可望降低成本。测试还显示，PowerVia将平台电压（platform voltage）降低了30%，并实现了6%的频率增益（frequency benefit）。PowerVia测试芯片也展示了良好的散热特性，符合逻辑微缩预期将实现的更高功率密度。

众所周知，英特尔是第一家采购最先进EUV光刻机的企业。而英特尔也将在Intel 14A节点采用High NA EUV（高数值孔径极紫外光刻）技术。

High NA EUV技术是EUV技术的进一步发展。数值孔径（NA）是衡量收集和集中光线能力的指标。通过升级将掩膜上的电路图形反射到硅晶圆上的光学系统，High NA EUV光刻技术能够大幅提高分辨率，从而有助于晶体管的进一步微缩。

封装方面，EMIB（嵌入式多芯片互连桥接）2.5D先进封装技术、Foveros 3D先进封装与Chiplet（小芯片）技术都是英特尔的招牌。

在埃米时代，英特尔的封装技术会新增两项技术：一是铜与铜的混合键合（Hybrid Bonding），下一代Foveros技术Foveros Direct将会用这项技术取代会影响数据传输速度的焊接，把凸点间距继续降低到10微米以下，并将大幅提高芯片互连密度和带宽，及降低电阻。

另一个是玻璃基板，英特尔宣布在业内率先推出用于下一代先进封装的玻璃基板，与目前采用的有机基板相比，玻璃具有独特的性能，如超低平面度（flatness）、更好的热稳定性和机械稳定性，从而能够大幅提高基板上的互连密度。这些优势将使芯片架构师能够为AI等数据密集型工作负载打造高密度、高性能的芯片封装。英特尔有望在未来几年内向市场提供完整的玻璃基板解决方案，从而使整个行业在2030年之后继续推进摩尔定律。

关于摩尔定律的研究，还在继续

为了达到摩尔定律所定的目标，任何一环都至关重要。英特尔则认为，摩尔定律的下一波浪潮将依靠名为系统工艺协同优化（system technology co-optimization, STCO）的发展理念。

摩尔定律关乎功能集成度的提升，展望未来10到20年，英特尔表示，可以看到一条充满创新潜力的道路，将延续每两年改进一次产品的节奏，其中将包括半导体制程和设计的常规发展，但系统工艺协同优化会发挥最大作用。

在摩尔定律的探索路上，英特尔从来没有停歇，这既包括组件方面的研究，也包括，就包括3D堆叠CMOS晶体管、背面供电技术、硅和氮化镓在300毫米晶圆上的集成、基于金属二硫属化物（TMD, Transition metal dichalcogenide）2D通道材料的晶体管、可垂直放置在晶体管上方的堆叠型铁电电容器、神经拟态计算、量子计算等。

目前看，英特尔的“四年五个制程节点”计划进展顺利，这便是对摩尔定律继续延续最大的回应。