技术咨询
代买器件
商务客服
研发客服
特性
- 8个差分发送器（Tx）
- 8个差分接收器（Rx）
- 2个观察接收器（ORx）
-
单频段和多频段（N x 2T2R/4T4R）能力
- 可调范围 1 内4个波段轮廓
- 调谐范围：650 MHz至6000 MHz
-
400MHz iBW DPD支持
- 通过硬件加速电荷捕捉纠正算法实现GaN PA支持
- 支持JESD204B/JESD204C数字接口
- 适用于所有LO和基带时钟的多芯片相位同步
- 完全集成的N部射频频率合成器
-
简化系统散热解决方案
- 所有区块实现13W功耗 2
- 110°C最高结温，工作温度最高达125° 3
-
完全集成的DFE（DPD、CDUC、CDDC、CFR）引擎，免除FPGA的需要，SERDES通道速率减半
- DPD自适应引擎，实现功率放大器的线性化
- CDUC/CDDC——每个Tx/Rx通路最多8个分量载波（CC）
- 多级CFR引擎
- 完全集成的时钟频率合成器
|
1
波段轮廓定义信道带宽和总采样率。
|
ADRV9040是一款高度集成的片上系统（SoC）射频（RF）捷变收发器，配有集成式数字前端（DFE）。SoC包含8个收发器、2个用于监测发射器通道的观测接收器、8个接收器、集成LO和时钟合成器，以及数字信号处理功能。SoC满足蜂窝基础设施应用（包括小型蜂窝基站无线电、宏3G/4G/5G系统和大规模MIMO基站）所需的高射频性能和低功耗。
Rx和Tx信号路径采用零中频（ZIF）架构，提供适合连续和非连续多载波基站应用的宽带宽和动态范围。ZIF架构具有低功耗+射频和带宽灵活等优点。由于没有混叠和带外图像，因而不需要抗混叠和图像滤波器。这样就减小了系统尺寸和成本，同时支持与频带无关的解决方案。
该器件还包括两个宽带宽观测路径接收器子系统，用于监测发射器输出。该SoC子系统包括自动和手动衰减控制、直流失调校正、正交误差校正 (QEC) 以及数字滤波功能。此外，还集成了提供一系列数字控制选项的GPIO。
双LO功能、额外的LO分频器和宽带宽操作支持多频段功能。这样就在可调谐范围内有4个单独的频带曲线1，从而尽可能提高用例灵活性。
SoC具有完全集成的数字前端（DFE）功能，包括载波数字上/下变频（CDUC和CDDC）、削峰（CFR）、数字预失真（DPD）、闭环增益控制（CLGC）和电压驻波比（VSWR）监控。
ADRV9040的CDUC功能对目标频带内的单独分量载波进行滤波和放置。CDDC功能具有8个并行路径，对每个载波进行单独处理，再通过串行数据接口发送。
CDUC和CDDC降低了非连续载波配置中的SERDES接口数据速率。与基于FPGA的等效实现方案相比，这种集成设计还降低了功耗。
ADRV9040的CFR引擎降低了输入信号的峰均比（PAR），支持实现更高效率的传输线路升级，同时降低了基带处理器的处理负荷。
SoC还包含完全集成的DPD引擎，用于功率放大器（PA）线性化。DPD支持高效功率放大器，可减少基站无线电的功耗，以及与基带处理器接口所需的SERDES通道数量。DPD引擎包含一个长期专用的DPD (LT-DPD)模块，可为GaN PA提供支持。ADRV9040利用其LT-DPD模块解决了GaN PA的电荷捕获特性；因此改善了辐射和EVM性能。SoC包括一个ARM Cortex-A55四核处理器，可独立提供DPD、CLGC和VSWR监控功能。专用处理器与DPD引擎一起提供行业出色的DPD性能。
串行数据接口包括八个串行器通道和八个解串器通道。该接口支持JESD204B和JESD204C标准，支持固定和浮点数据格式。浮点格式使内部自动增益控制（AGC）对基带处理器可见。
ADRV9040可直接由0.8V、1.0V和1.8V稳压器供电，并通过一个标准SPI串行端口进行控制。全面的节电模式可尽量降低正常使用时的功耗。该器件采用27mm × 20mm、736引脚球栅阵列封装。
应用
- 3G/4G/5G TDD/FDD小型蜂窝、大规模MIMO和宏基站
产品亮点 1
模拟对话 2
Thought Leadership Page 1
器件驱动器
API Device Drivers
Device Application Programming Interface (API) C code drivers provided as reference code allows the user to quickly configure the product using high-level function calls. The library acts as an abstraction layer between the application and the hardware. The API is developed in C99 to ensure agnostic processor and operating system integration. Customers can port this application layer code to their embedded systems/ Baseband Processor by integrating their platform-specific code base to the API HAL layer. To request this software package, go to the Software Request Form signed in with your MyAnalog account and under “Target Technology option - select “Wireless Communications" and choose processor/SOC as "ADRV9040 or ADRV9044" , select the check box as well and submit the form. You will receive an email notification with a link for software download.
正在寻找评估软件？您可以在这里找到
| 部分模型 | 产品周期 | 描述 | ||
|---|---|---|---|---|
|
SPST、SPDT、SP3T、SP4T、SP5T、SP6T、SP8T 1 |
||||
|
推荐新设计使用 |
0.1 GHz至6 GHz硅SP5T开关 |
|||
|
超低噪声稳压器 1 |
||||
|
推荐新设计使用 |
具有超低噪声的18V/16A降压型Silent Switcher 3 |
|||
|
大规模MIMO接收器前端IC 2 |
||||
|
推荐新设计使用 |
双通道，3.3 GHz至4.0 GHz，20 W接收器前端 |
|||
|
推荐新设计使用 |
双通道，3.3 GHz至4.0 GHz，20 W接收器前端 |
|||
|
多个输出降压调节器 1 |
||||
|
推荐新设计使用 |
集成式三通道降压调节器电源解决方案 |
|||
|
时钟产生器件 1 |
||||
|
推荐新设计使用 |
提供14路LVDS/HSTL输出的JESD204B/JESD204C时钟发生器 |
|||
|
时钟同步 1 |
||||
|
推荐新设计使用 |
IEEE1588 第 2 版以及 1 pps 同步器和自适应时钟转换器 |
|||
|
增益模块 2 |
||||
|
推荐新设计使用 |
30 MHz 至 6 GHz RF/IF 增益模块 |
|||
|
推荐新设计使用 |
30 MH z 至6 GH z RF/IF增益模块 |
|||
ADRV904x Evaluation GUI SW Pkg.2.12.0.13
Info:False
The ADRV904x Evaluation GUI package contains the ACE installation and the ADRV9040 plugin required for evaluation. with ADRv904x evaluation board. For Software package including API , firmware binary etc , please fill the software request form above.
评估套件 2
EVAL-ADRV904x
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=zh&h=24&w=24&hash=7CDDC996281D9E966D391D97E93C6727){kind=icon}
ADS10-V1EBZ
ADS10-V1EBZ Evaluation Board
工具及仿真模型 2
文章来源于:analog.com 原文链接
本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。