浅析基于STM32的除以0运算话题

发布时间:2023-08-28  

有人使用STM32G4系列芯片开发产品。他发现程序中如果遇到除以0的操作时,会跑进出错异常中断而影响程序运行。他想知道能否通过设置,即使发生除以0操作也不让程序跑进异常中断,并期望此时的除法运行结果【也就是商】直接等于当前变量类型所支持的最大值,比如,若被除数为16位变量,则经过该除以零操作后直接为其赋值为0xffff。【实际应用中客户的需求往往也是五彩斑斓的。^_^】


事实上是否可以如该STM32用户所愿呢?我们不妨一起看看。


首先,这个问题不属于STM32外设相关的,而是内核相关的。客户选用的是Cortex M4的内核STM32芯片,那我们就从M4内核手册中寻找相关内容。


我们通过查看ARM M4的内核手册,可以看到除以0操作会导致用法异常[UsageFault],同时它又说了,该操作和非对齐访问操作是否触发异常是可以配置的。详见下方绿色方框内文字。

68412096-4ddc-11ec-9eda-dac502259ad0.png

那么对该用法异常的监测控制是通过哪个寄存器进行配置的呢?经浏览手册得知它是通过配置控制寄存器[SCB-》CCR]进行配置的。

68a05afc-4ddc-11ec-9eda-dac502259ad0.png

690568ac-4ddc-11ec-9eda-dac502259ad0.png

根据上面描述可知,当CCR寄存器的DIV_0_TRP位被配置0时,即使发生除以0操作也不会触发异常,只有当该位被置1前提下,当发生除以0操作时才触发异常事件并产生相应中断。

下面我们具体验证下。我找了块M4内核的STM32芯片的开发板。我们先使用ARM MDK来验证。

测试代码很简单,就是下面截图中的几行,简单的闪灯操作,里面夹了一句除法操作。SCB-》CCR被赋值0x00000210即置位了DIV_0_TRP,当被赋值0x00000200时对其进行清零。

6976770e-4ddc-11ec-9eda-dac502259ad0.png

经过测试,当我们置位上面CCR寄存器的DIV_0_TRP位,在发生除以0操作时就会进入HardFault中断,同时被除数的结果【Result】即商变为0.

69e1d44a-4ddc-11ec-9eda-dac502259ad0.png

而当我们对DIV_0_TRP位清零,即SCB-》CCR被赋值0x00000200时发生除以0操作不会触发Hardfault中断,但被除数除以0后其结果依然保持为0。整个程序运行起来感觉不到任何阻滞。

上面是基于ARM MDK环境测试的,我们换为IAR IDE测试看看。

我们依然先验证CCR寄存器的DIV_0_TRP位被置1的情况。经测试,结果跟ARM MDK环境下的测试结果完全一致。

6a73de8a-4ddc-11ec-9eda-dac502259ad0.png

当我们对CCR寄存器的DIV_0_TRP位清零时,测试结果也跟ARM MDK环境下的一致。

显然,结合Cortex M4内核手册的描述和实际验证,当发生除以0操作时是否触发异常事件是可以配置的,至于发生除以0操作后的商,它始终是0,这个结果其实在上面截图有明确提及,这里再单独截图出来。

6adaa07a-4ddc-11ec-9eda-dac502259ad0.png

不过,这个结果跟开篇客户所期望的不一致,这是由硬件决定的,不同的硬件在这个地方处理不尽相同。其实,其它Cortex M内核芯片这个地方约定是一样的。

聊到这里,或许有人发现了一个问题。从手册上看,这个除以0操作触发的应该是用法异常【UsageFault】,而我们在实际测试时进入的中断却是HardFault异常,这两个异常并不一样啊?

6b412dcc-4ddc-11ec-9eda-dac502259ad0.png

这是怎么回事呢?在此抛砖引玉吧,有兴趣的话不妨查找相关资料继续寻找相关答案。

文章来源于:电子工程世界    原文链接
本站所有转载文章系出于传递更多信息之目的,且明确注明来源,不希望被转载的媒体或个人可与我们联系,我们将立即进行删除处理。

相关文章

    控制(NXP的高主频+硬件除法器的M0+也完全可以胜任),也就是四旋翼无人机需要四颗较高性能的MCU,来分别控制四个电机。 景芯SoC是一款用于芯片全流程培训的低功耗ISP图像处理SoC,采用......
    System Verilog的概念以及与verilog的对比; SystemVerilog是一种硬件描述和验证语言(HDVL),它基......
    :0] T_data_bin = c[15:0]; 上面程序中没有除以100的运算,没有集成专用除法器的FPGA实现除法运算非常麻烦,需要大量的逻辑资源且性能不佳,通常我们不在FPGA中直接做除法......
    联合解决方案能够实现更早的软件开发和测试,以及加速CPU中心系统的验证。” 在EDA和Verilog演变中的成功经历 Imperas创始人Davidmann在电子设计自动化行业有着辉煌的业绩,而这......
    VHDL精密,Verilog简洁,但要写好都要遵守这25条通则; 当前最流行的硬件设计语言有两种,即 VHDL 与 Verilog HDL,两者各有优劣,也各......
    AD538数据手册和产品信息;AD538是一款单芯片实时计算电路,提供精密模拟乘法、除法和指数运算功能。它具有低输入和输出失调电压及出色的线性度,可以在非常宽的输入动态范围内执行精确运算。激光晶圆调整使得乘法和除法......
    Verilog HDL简介&基础知识1; VerilogVerilog HDL 的简称,Verilog HDL 是一种硬件描述语言(HDL:Hardware Description......
    是系统复位和软件复位,软件复位可通过配置系统寄存器触发。 2.硬件除法运算单元(HWDIV) 2.1模块介绍 本硬件除法运算单元能自动执行有符号或无符号的 32 位的整数除法运算。 2.2功能特点 • 支持 32......
    两者的优势为FPGA开发打造一把“利剑”。 说明 接下来,将介绍如何创建 Vitis-HLS 项目并将其与自定义 Verilog 模块......
    ,指向的正是除法指令,arm920t,是armv4,其并不支持除法指令,但是却支持软浮点,嘿嘿,说白了就是一个模拟除法的静态库,那这个函数在哪儿? 谷歌发现,是 libgcc.a 库 $ su -i......

我们与500+贴片厂合作,完美满足客户的定制需求。为品牌提供定制化的推广方案、专属产品特色页,多渠道推广,SEM/SEO精准营销以及与公众号的联合推广...详细>>

利用葫芦芯平台的卓越技术服务和新产品推广能力,原厂代理能轻松打入消费物联网(IOT)、信息与通信(ICT)、汽车及新能源汽车、工业自动化及工业物联网、装备及功率电子...详细>>

充分利用其强大的电子元器件采购流量,创新性地为这些物料提供了一个全新的窗口。我们的高效数字营销技术,不仅可以助你轻松识别与连接到需求方,更能够极大地提高“闲置物料”的处理能力,通过葫芦芯平台...详细>>

我们的目标很明确:构建一个全方位的半导体产业生态系统。成为一家全球领先的半导体互联网生态公司。目前,我们已成功打造了智能汽车、智能家居、大健康医疗、机器人和材料等五大生态领域。更为重要的是...详细>>

我们深知加工与定制类服务商的价值和重要性,因此,我们倾力为您提供最顶尖的营销资源。在我们的平台上,您可以直接接触到100万的研发工程师和采购工程师,以及10万的活跃客户群体...详细>>

凭借我们强大的专业流量和尖端的互联网数字营销技术,我们承诺为原厂提供免费的产品资料推广服务。无论是最新的资讯、技术动态还是创新产品,都可以通过我们的平台迅速传达给目标客户...详细>>

我们不止于将线索转化为潜在客户。葫芦芯平台致力于形成业务闭环,从引流、宣传到最终销售,全程跟进,确保每一个potential lead都得到妥善处理,从而大幅提高转化率。不仅如此...详细>>