Cu-Clip，一种有趣芯片互连技术

事物发展最有趣就是不断地给我们带来很多新的东西！

前段时间我们介绍了几款目前市面上比较常见的汽车模块，相比于工业，它们展示出了更多的有趣的技术，其中之一便是我们聊到的Cu-Clip技术，模块设计中芯片互连的一种工艺。今天我们就来聊聊关于它的一些事儿！

想必大家刚刚踏上回家的路程，每次返程的艰辛都会成为大家讨论最多的事情，但无论再怎么难，依旧无法阻挡我们对家和家人的向往，所以我们义无反顾！

正如我们所处的行业，国产化的进程需要我们不畏艰辛地去奋斗，有向外来先进技术地学习，又自我独到的技术完善，只要能够为半导体行业的应用有用，那就足够了。我们只是其中的“一粒沙土”，但不妨碍我们奔向无垠的沙漠，就好比硅的出处，它就是一粒沙土，但却引领了半导体的一个时代。

Cu-Clip技术

在上篇讨论TPAK封装时，我们聊到了Cu-Clip技术，当然它可以应用在很多模块封装形式当中。当时，我们简单地说了一些它的特点，降低寄生电感和电阻，增加载流能力，相应地提高可靠性，以及其灵活的形状设计。在芯片面积越来越小（比如IGBT 7 和SiC）,这限制了常规绑定线的数量，但Cu-Clip技术相应地缓解了这方面的问题。

上面是绑定线和Cu-Clip的简单示意图。

功率半导体器件结构可以分为好多层，其中影响长期可靠性的因素是CTE（热膨胀系数）的匹配，CTE失配而引起的应力对可靠性产生很大的影响，例如铝绑定线脱落就是其中较为典型的例子。这是由于铝绑定线和半导体材料之间CTE（铝：23ppm/K,Si:3ppm/K）差异较大导致的。而铜的CTE约为16.5ppm/K，相应地可以减轻CTE失配带来的热机械应力问题，同样又可以降低回路电感和电阻。

Cu clip粘接到其他表面的方式也有很多种，包括传统的焊接，银烧结以及铜烧结技术。当然这其中又牵扯到焊料，烧结工艺等，这些又都是复杂且不断发展的领域，所以任何事物都有着值得不断发展和迭代的过程，只是在一定的阶段，它受到市场需求，成本，技术等等因素的权衡。

就像绑定线有着材料、长度、直径、弯曲度等等因素的考量，Cu Clip也相应的会有厚度，材料，形状等等考量。今天我们就借着一篇论文来学习一下几个因素的影响趋势，其采用有限元仿真的方法来比较几个因素的影响，并且提出了新的Clip材料CMC（铜-钼-铜）。

Clip的厚度

采用AlN基板，三芯片（IGBT和FRD）并联，焊料采用SnAgCu，来比较Clip厚度0.5mm和1.5mm在一定温度差下的热机械应力，检测位置为Clip和芯片之间的焊接层，以及芯片表面。

材料CTE的参数，

进行了归一化处理，我们可以看到，使用较薄的Clip，连接的位置应力会更小，但满足必要的载流能力的同时，尽量使用较薄的Clip。

应力缓解

上面的模块图片中，我们可以看到Clip上有开孔，主要便是为了缓解应力，而相比于不开孔，应力具体会怎么样呢？从下面的仿真结果我们可以看到。

结果显然，可以通过开孔来缓解应力，但孔的形状大小和位置又有所考究，这需要我们结合实际来具体设计完善的。

Clip材料

这里，作者提出了两种材料，一个上面说到的CMC，一个是CIC，Invar是一种镍铁合金，以低CTE而闻名，下面是它们的相关参数，

但是由于CIC的导电率较低，虽然CTE和Si更为接近，但是温升却很高，并不是一个理想的Clip材料，所以这里作者只比较了纯铜和CMC。

从相同芯片表面的应力和应变曲线来看，CMC由于和Si较小的CTE差异而产生更小的应力。同时我们可以看到最大的应力和应变出现在芯片边缘位置，所以又回到上一个问题，缓解应力的开孔放在和芯片接触的边缘位置会更好一些。

小结

今天我们又重新了解了关于Cu-Clip的一些细节，当然这也是我学习的一个过程，跟大家一起分享下。其实现实中并没能够接触到这块，希望以后会有机会见识和进行更深的了解，同样，也希望大家能够从中收获一些。

今天的内容希望你们能够喜欢！也希望你们能够有个欢乐愉悦的小长假！

参考文献：

Matthew Packwood, “A Simulation-Based Design Approach for Optimized Performance of Cu-Mo-Cu Clips in High-Power Semiconductor Modules”