在摩尔定律放缓的今天，芯片厂商为了提升处理器性能可谓无所不及。从最初的增加晶体管数量，到提升芯片主频，提升核心数量，再到推动芯片架构演进……这些努力都为了提升芯片的性能。

就最近几年来看，中国芯片行业流行起“异构计算”的思路，即针对不同计算任务使用不同架构的计算模块，从而实现性能的提升。在异构计算中，在不同的专用计算模块中间，需要一个工具充当“桥梁”，来实现与存储器、计算模块间的互相通信，这个“桥梁”就是片上互连方式。

近年来，伴随异构芯片复杂性陡然增加，一种新的片上互连方式——片上网络(Network-on-chip,缩写NoC)——正崭露头角。在最近的ICCAD 2023展上，《国际电子商情》与传智驿芯科技(Transchip)首席战略官时昕博士，围绕NoC技术及IP、片上网络和服务等话题做了交流。

NoC让异构计算架构更“简单”

当前，常见的片上互连方式包括Bus总线、Crossbar，以及NoC。

Bus总线中所有数据主从模块都连接在同一个互连矩阵上，当有多个模块同时需要使用总线传输数据时，则采用仲裁的方法来确定谁能使用总线。某一特定时间，只能有一个模块使用总线，因此延时等指标不能满足很多芯片的互连要求。

Crossbar可同时实现多个主从设备的数据传输，且能实现一个主设备对多个从设备进行数据广播，但其互连复杂性与互连模块的数量指数相关，当互连规模大到一定程度后，由于占用的芯片面积及产生的功耗过大，Crossbar事实上并不可用。

在NoC架构中，每一个模块都连接到片上路由器，而模块传输的数据则是形成了一个个数据包，通过路由器去送达数据包的目标模块，既能满足带宽与延时等指标，又不会占用过大的芯片面积，在越来越多的复杂SoC芯片中获得采用。

与其他两种片上互连方式相比，NoC独特的优势体现在——当片上使用互连的模块数量增加时，互连电路本身的复杂度并不会上升很多，同时NoC的传输层、物理层和接口是分开的，用户在传输层自定义传输规则时，无需修改模块接口。

现在，异构计算架构SoC中的模块数量，已经从之前的几个上升到了数十甚至数百个，且随着该架构未来得到更多的应用，这类SoC中将集成更多的模块。届时，片上互连需连接更多的模块，NoC的重要性会进一步凸显。

更多的核心，更复杂的片上缓存系统设计，会导致出现更多问题的出现。NoC带来的帮助主要集中在以下几点：一是避免后端布局布线拥塞；二是更易满足芯片时序要求；三是NoC的很多资源可复用，对布线资源要求更少，能降低整个芯片的面积。

“当芯片内部的模块多达数百个，就需在IP模块和SoC顶层之间引入子系统。假设一个SoC芯片内部有8个CPU核、4个GPU核，这8个CPU核做成一个CPU子系统，4个GPU做成一个GPU子系统……通过这种分层方式，可以更好地管理整个芯片架构。”时昕博士介绍说。

Arteris在中国合资成立传智驿芯

当一个技术开始受到关注，那么市场就会对它有需求。目前，针对NoC主要有两种形式，一种是芯片厂商自研NoC，另一种是直接购买第三方的NoC IP。

但做一个高性能的NoC难度非常高，不仅要应对多核/异构SoC的要求，又要具备稳健的路由算法，保证互连网络不存在死锁，还要有很好的通信效率，以及配套的EDA工具，可快速配置网络参数和拓扑结构，可以进行快速模型仿真，并自动部署众多的信号连线。对芯片设计企业来说，购买第三方NoC IP不失为一种最便捷的方式，它可为自己缩短2至3个月，甚至半年的芯片迭代时间。

值得注意的是，目前全球范围内的NoC IP供应商并不多，尤其是在Sonics、Netspeed相继被Facebook(后改名Mate)、英特尔收购之后，该领域知名的独立IP供应商只剩下Arteris一家。2022年，Arteris在中国设立了合资公司传智驿芯。

实际上，传智驿芯是Arteris NoC IP的价值和服务的延伸。根据传智驿芯展台现场工作人员的介绍，合资公司的初衷是建立中国本土的研发和服务团队，在Arteris NoC IP的基础上，为中国客户提供差异化服务，围绕着NoC展开的IP子系统或者SoC设计业务，比如追求可靠性的功能安全，追求性价比的消费电子，追求性能的高性能计算，追求灵活变化的FPGA等等。目前，传智驿芯的业务模式主要有两种：一种是IP模式；另一种是根据客户需求，提供芯片设计服务。

在时昕博士看来，传智驿芯与Arteris的合作对两者来说是双赢，“中国公司有一些本土化的需求，可能外资公司难以服务好这些本土化需求。通过合资公司的模式，既有很好的产品技术作为基础，又可深入了解中国市场的需求，从而能更快速响应客户的要求。”

传智驿芯的客户群主要有车规芯片、GPU/AI芯片、RISC-V、FPGA四类企业，这些类型芯片均有采用异构或多核计算架构。该公司的创始团队具备丰富的车规芯片出货经验，所以一开始在车载芯片方面的投入较多。此外，时昕博士还强调说，“只要是复杂的SoC就会用到包括NoC在内的子系统IP，我们的客户群不局限于以上四大类企业。”

从车规系统IP的角度来看，该公司会提供一些车规芯片中必需的IP，比方功能安全岛Safety Island，针对车规级芯片的特殊需求提供一些车规IP。它在设计流程方面，比如验证、DFT等环节的要求指标更高，而“如何才能在达到高指标的同时，又能控制设计时间、硅片面积等方面的投入”，传智驿芯在这些方面可达到很好的平衡。

“车规芯片还有一些认证要求，包括有公司管理、产品开发等流程，比如ISO-26262认证，我们有专门的质量团队，来帮助客户做功能安全认证。车规芯片既有SoC设计的挑战，也有其他方面的挑战，它的门槛会更高，我们给予客户的帮助会更明显。”

针对“传智驿芯在中国市场的竞争优势”的话题，时昕博士坦诚地说：“国内做复杂数字逻辑的IP公司并不多，很多国产IP公司专注处理器核，而传智驿芯做连接芯片内的核心，所以现阶段在国内没有竞争对手。随着一个芯片内部不同结构、不同架构的核心逐渐增加，NoC方式来完成片上互连需求会越来越大，未来NoC的市场会比现在大很多倍，所以我们选择这样一个市场。”他也补充表示，公司会根据中国市场的特定需求，进一步完善互连IP，助力系统工程师更好地优化系统算法软件。

AI也撬动更多NoC的机遇

今年年初，ChatGPT的爆红带来了很多的市场增长机会。对NoC IP供应商来说，是否有感受到由AI带来的新机遇？

时昕博士指出，未来多核处理器的规模会更大，芯片内部的核心数也更多。在摩尔定律放缓的基础上，提升算力很大程度上靠在芯片内部堆积更多的核，这些核心可能使用不同的架构。未来，这种异构多核的数量和复杂度都会增加。“我们要考虑的是‘如何进一步提升NoC的效率，针对不同场景做出不同的特性’。比如，AI更关注带宽的要求，我们‘如何把产品的带宽做得更高？’一些场景里可能更关注延时，我们又‘如何在保证带宽的前提下，能够把延时做得更低？’这些都是我们现在讨论的方向。”

时昕博士认为，除了子系统IP之外，市场上还会出现两方面的技术主流：第一，芯片内部的晶体管数量会进一步上升，通过子系统IP方式去应对更复杂的设计挑战；第二，Chiplet能做Die-To-Die的互连。“未来我们在做Die时，也要考虑到多Die之间的互连问题。其实，在我们的产品矩阵里，现在已经做了初步工作，也就是Die-To-Die的IP。”