最近IMEC发布了他们在先进制程工艺上激动人心探索的成果——基于水平纳米线的围栅晶体管。 水平纳米线围栅晶体管是FinFET技术的一种自然延伸，在工艺上他们有很多相似之处，目前FinFET的所采用的制造技术几乎可以全部应用到水平纳米线围栅晶体管中。

利用纳米线堆栈实现晶体管（截面图） （图片来源：IMEC）

据IEEE报道，来自IMEC的Hans Mertens研究小组，使用8纳米宽的密集型纳米线堆栈在传统硅表面上成功制作了环栅式晶体管，未来经过技术改进有可能投入量产。该团队使用硅锗混合材料在硅表面增设多个分层；随后在此基础上制作了包含多个替代层的“鱼鳍”，有些类似于具有多种沉积岩结构的岩石柱。在该步骤之后，团队移除硅锗，在每一鳍中只保留下两根硅纳米线。

为了成功制造晶体管，团队在每一根纳米线的四周添加了绝缘材料和金属栅极，从而形成栅极结构。对于处于垂直状态的两根纳米线，纳米线两端和源极和漏极区域相互连接，成为同一晶体管的共同组成部分。将纳米线进行堆叠处理能够增加特定面积的电流流量，也就可以提高通过晶体管特定面积的电流。

纳米线晶体管的独特之处在于其纳米线的形成。

一般来说为了形成水平纳米线，首先需要在硅衬底上交替外延或者淀积几种材料，比如在硅衬底上从底层到上层形成 硅衬底-ABAB*******AB的结构，其中A为 牺牲层，B为 纳米线材料。一种可能的推测是，纳米线是在Dummy Poly GateRemoval后，暴露出Fin时，增加额外的工艺步骤来制作纳米线。由于Fin包括ABABAB层，那么选择一种合适的刻蚀工艺去除A，而保留B。那么B材料就形成了悬空的类似长方体的纳米线，两端悬挂在Source/Drain上。然后对纳米线的形状进行一定的加工，使得其截面变成圆形。变成圆形对后续的Gate Dielectric生长和器件可靠性有好处。接着进行Gate Dielectric和Gate Metal生长。

图片来源：Eric Vrielink

正如我们公众号之前所报道的，IMEC使用了SiGe做A层，Si做B层，并使用了一种称为 Atomic Layer Etch（ALE） 的先进刻蚀工艺。从之前的截图可以看到，IMEC将纳米线做成近似圆形。这里IMEC可能使用了非常独特的方法，可能是氧化，或者用了湿法刻蚀，或者是前面的ALE工艺能直接达到这种效果。需要在如此小尺度上做这么多工作，这一步工艺非常困难。不过仍然可以发现，纳米线截面积有一定波动。其他工艺难点，例如源漏接触等，后段工艺则是纳米线和Fin工艺都需面对的挑战。

纳米线对于Fin的一个直观优势是其栅极对沟道的静电控制能力又有所增加。 这有什么好处呢？那么为了保持同样电流密度的源漏关断电流，纳米线晶体管的阈值电压可以做到更低，其饱和电流密度变大。反过来说，同样大的饱和电流密度，纳米线晶体管的漏电流密度可以做到更低。但是其中有一个需要注意的地方，如果纳米线的间隔做的过大，那么纳米线的数量可能会受限制，其单管的开启电流可能达不到令人满意的程度。

另一个独特的地方是在纳米线中，硅衬底上有一个寄生沟道。 IMEC采用额外的衬底注入提高寄生沟道的阈值电压来消除漏电。这个漏电通道也存在于FinFET中的Fin底部，有非常多方法来消除该漏电。还有一个很有趣的地方是，纳米线晶体管在结构上是一种三端器件，没有Bulk，而且沟道全耗尽，那么 衬偏效应也就不复存在。

IMEC发布的纳米线工艺非常让人激动。但是如果真的要投入实用，器件的可靠性、灵活性、多样性都还需要经过考验。相信IMEC会在随后发布更多关于纳米线特性的细节报道，半导体行业观察将和您一同关注。

关于作者：

Bob，摩尔精英特邀编辑，投身于半导体行业多年，致力于先进工艺和器件的研究。

相关新闻链接：

IEEE，全球最大的专业技术协会之一，一直致力于推动电气电子技术在理论方面的发展和应用方面的进步。IEEE在全球160多个国家有超过四十万名会员。

【关于转载】：转载仅限全文转载并完整保留文章标题及内容，不得删改、添加内容绕开原创保护，且文章开头必须注明：转自“半导体行业观察icbank”微信公众号。谢谢合作！

【关于投稿】：欢迎半导体精英投稿，一经录用将署名刊登，红包重谢！来稿邮件请在标题标明“投稿”，并在稿件中注明姓名、电话、单位和职务。欢迎添加我的个人微信号MooreRen001或发邮件到 jyzhang@moore.ren

点击阅读原文加入摩尔精英