技术咨询
代买器件
商务客服
研发客服
特性
- JESD204A编码串行数字输出
- 信噪比(SNR)：73.7 dBFS（70 MHz、80 MSPS）
- 信噪比(SNR)：71.7 dBFS（70 MHz、155 MSPS）
- 无杂散动态范围(SFDR)：92 dBc（70 MHz、80 MSPS）
- 无杂散动态范围(SFDR)：92 dBc（70 MHz、155 MSPS）
- 低功耗：423 mW (80 MSPS)；567 mW (155 MSPS)
- 1.8 V电源供电
- 中频采样频率达250 MHz
-
1至8整数输入时钟分频器
输入噪声：−148.6 dBFS/Hz（180 MHz、80 MSPS） - 输入噪声：−150.3 dBFS/Hz（180 MHz、155 MSPS）
- 欲了解更多特性，请参考数据手册
AD9644是一款14位双通道模数转换器(ADC)，配有一个高速串行输出接口，采样速度可为80 MSPS或155 MSPS。
应用
- 通信
- 分集无线电系统
- 多模式数字接收机（3G和4G）
GSM、EDGE、W-CDMA、LTE、
CDMA2000、WiMAX、TD-SCDMA
- I/Q 解调系统
- 智能天线系统
- 通用软件无线电
- 宽带数据应用
- 超声设备
产品特色
1.片内PLL允许用户提供单个ADC采样时钟，数据速率时钟由PLL乘以该ADC采样时钟产生。
2.当每个ADC使用专用数据链路时，可配置的JESD204A输出模块支持每通道高达1.6 Gbps的数据速率；当两个ADC共享一条数据链路时，数据速率可高达3.2 Gbps。
3.专有差分输入在最高250 MHz的输入频率下仍保持出色的信噪比(SNR)性能。 4.采用1.8 V单电源供电。
5.标准串行端口接口(SPI)支持各种产品特性和功能，例如：数据格式化（偏移二进制、二进制补码或格雷码）、时钟DCS使能、省电模式、测试模式、基准电压模式以及串行输出配置等。
.该器件旨在为高性能、低成本、小尺寸、多功能通信应用提供解决方案。JESD204A高速串行接口可降低电路板布线要求，并减少接收器件所需的引脚数量。
这款双通道ADC内核采用多级、差分流水线架构，并集成了输出纠错逻辑。每个ADC均具有宽带宽、差分采样保持模拟输入放大器，支持用户可选的各种输入范围。集成基准电压源可简化设计。占空比稳定器可用来补偿ADC时钟占空比的波动，使转换器保持出色的性能。
默认情况下，ADC输出数据直接路由至两个外部JESD204A串行输出端口，这些输出设置为CML电平。该器件支持两种模式，以便可以通过一条或两条数据链路发送输出编码数据。（L = 1；F = 4或L = 2；F = 2）每个通道均具有独立同步输入(DSYNC)。
需要时，灵活的掉电选项可以明显降低功耗。
设置与控制的编程利用三线式SPI兼容型串行接口来完成。
AD9644采用48引脚LFCSP封装，额定温度范围为−40°C至+85°C工业温度范围。
该产品受美国专利保护。
应用
- 通信
- 分集无线电系统
- 多模式数字接收机（3G和4G）
GSM、EDGE、W-CDMA、LTE、
CDMA2000、WiMAX、TD-SCDMA
- I/Q 解调系统
- 智能天线系统
- 通用软件无线电
- 宽带数据应用
- 超声设备
产品特色
1.片内PLL允许用户提供单个ADC采样时钟，数据速率时钟由PLL乘以该ADC采样时钟产生。
2.当每个ADC使用专用数据链路时，可配置的JESD204A输出模块支持每通道高达1.6 Gbps的数据速率；当两个ADC共享一条数据链路时，数据速率可高达3.2 Gbps。
3.专有差分输入在最高250 MHz的输入频率下仍保持出色的信噪比(SNR)性能。 4.采用1.8 V单电源供电。
5.标准串行端口接口(SPI)支持各种产品特性和功能，例如：数据格式化（偏移二进制、二进制补码或格雷码）、时钟DCS使能、省电模式、测试模式、基准电压模式以及串行输出配置等。
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的 质量和可靠性计划和认证 以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| AD9644BCPZ-155 |
48-Lead LFCSP (7mm x 7mm x 0.85mm w/ EP)
|
|
|
| AD9644BCPZ-80 |
48-Lead LFCSP (7mm x 7mm x 0.85mm w/ EP)
|
|
|
| AD9644BCPZRL7-155 |
48-Lead LFCSP (7mm x 7mm x 0.85mm w/ EP)
|
|
|
| AD9644BCPZRL7-80 |
48-Lead LFCSP (7mm x 7mm x 0.85mm w/ EP)
|
|
|
| AD9644CCPZ-80 |
48-Lead LFCSP (7mm x 7mm x 0.85mm w/ EP)
|
|
|
| AD9644CCPZRL7-80 |
48-Lead LFCSP (7mm x 7mm x 0.85mm w/ EP)
|
|
根据型号筛选
重置过滤器
产品型号
产品生命周期
PCN
6月 9, 2021
- 20_0126
Conversion of Select Sizes LFCSP Products from Punched to Sawn and Transfer of Assembly Site to ASE Korea
AD9644BCPZ-155
量产
AD9644BCPZ-80
量产
AD9644BCPZRL7-155
量产
AD9644BCPZRL7-80
量产
AD9644CCPZ-80
量产
AD9644CCPZRL7-80
量产
9月 13, 2017
- 16_0077
CANCELLED: Conversion of Select 4x4, 5x5, 6x6 and 7x7mm LFCSP Package Outlines from Punch to Sawn and Transfer of Assembly Site to ASE Korea.
AD9644BCPZ-155
量产
AD9644BCPZ-80
量产
AD9644BCPZRL7-155
量产
AD9644BCPZRL7-80
量产
AD9644CCPZ-80
量产
AD9644CCPZRL7-80
量产
根据型号筛选
重置过滤器
产品型号
产品生命周期
PCN
6月 9, 2021
- 20_0126
Conversion of Select Sizes LFCSP Products from Punched to Sawn and Transfer of Assembly Site to ASE Korea
AD9644BCPZ-155
量产
AD9644BCPZ-80
量产
AD9644BCPZRL7-155
量产
AD9644BCPZRL7-80
量产
AD9644CCPZ-80
量产
AD9644CCPZRL7-80
量产
9月 13, 2017
- 16_0077
CANCELLED: Conversion of Select 4x4, 5x5, 6x6 and 7x7mm LFCSP Package Outlines from Punch to Sawn and Transfer of Assembly Site to ASE Korea.
AD9644BCPZ-155
量产
AD9644BCPZ-80
量产
AD9644BCPZRL7-155
量产
AD9644BCPZRL7-80
量产
AD9644CCPZ-80
量产
AD9644CCPZRL7-80
量产
| 部分模型 | 产品周期 | 描述 | ||
|---|---|---|---|---|
|
单端转差分放大器 2 |
||||
|
推荐新设计使用 |
ADA4937-2 超低失真差分模数转换器驱动器 |
|||
|
推荐新设计使用 |
超低失真差分ADC驱动器（双通道） |
|||
|
全差分放大器 2 |
||||
|
推荐新设计使用 |
2.9 GHz超低失真射频/中频差分放大器 |
|||
|
推荐新设计使用 |
2.6GH z 超低失真RF/IF差分放大器 |
|||
|
时钟产生器件 3 |
||||
|
推荐新设计使用 |
1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，8路输出 |
|||
|
推荐新设计使用 |
1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，5路输出 |
|||
|
推荐新设计使用 |
1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出 |
|||
|
时钟分配器件 3 |
||||
|
推荐新设计使用 文章来源于:analog.com 原文链接
本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。
| ||||