是加州大学伯克利分校 RISC ISA 设计的第五版。罗马数字“V”表示“变体”和“向量”，表示它支持一系列计算机体系结构研究。2010年，当时加州大学伯克利分校计算机系教授Krste Asanović 博士想要制定一个像Linux 一样的开源计算机系统规范。在获得了David Patterson 博士的帮助后，它们于1990 年代开始RISC 芯片的设计工作，最终形成了 RISC-V。后来，RISC-V 基金会成立，旨在维护、宣传和管理RISC-IV IP，并协助厂商相互合作。

RISC-V与一样，都是属于RISC精简指令集，目前网上已经有很多媒体分析过这两种指令集开源与封闭、免费和收费的区别，今天我们一起看看它们在架构上有什么异同。

从内存交互方式看，RISC-V与ARM都使用加载-存储体系结构，即只有在存和取数据时可以访问存储器(内存)，运算型指令操作均在CPU内完成，最终的计算结果也将写回内存中。

“当前，RISC-V指令集的软件适配工作的进展速度已经非常快，这与RISC-V指令集开放免费的优势被全球软件开发者看好有直接关联。”唐丹对记者表示，目前，绝大部分核心基础软件已经完成与RISC-V指令集的适配。例如2019年以来，16268个Debian操作系统软件包中已有15148个完成与RISC-V指令集的适配，适配率已超过95%。RISC-V已经成为Debian支持的Tier-1架构，仅次于X86和Arm。

“高性能RISC-V处理器需要与基础软件同步研发，才能更好与基础软件进行适配。在处理器不同研发阶段就引入基础软件的测试和验证，一方面能发现处理器设计中的功能问题，另外还能在处理器设计中对性能进行评估，进行针对性改进。”唐丹说。

在RISC-V峰会上可能是最大的硬件新闻中，Ventana 透露了其新的 Veyron V1 数据中心级小芯片处理器的详细信息。这种具有 3.6GHz 运行频率的 RAS(可靠性、可用性和可维护性)功能的 8 宽超标量、乱序 CPU 设计旨在与 AMD、Arm 和英特尔的最新服务器处理器正面交锋。

该小芯片采用台积电的 5 纳米工艺制造，每个 16 CPU 集群具有 48MB 的三级缓存。通过将多个 Veyron V1 小芯片与中央内存和 I/O 芯片相结合，硅供应商或系统公司可以在一个插槽中构建具有 128 个 CPU 内核的服务器处理器。

TIRIAS Research 认为今年将是 RISC-V 指令集的转折点，大量芯片和软件计划投放市场。Imagination Technologies 和 XMOS 等老牌公司以及大多数初创企业都在采用 RISC-V。它在主流采用方面的进展似乎是不可阻挡的。

Gartner芯片行业分析师也表示：“RISC-V这类芯片架构的市场需要培养5-10年才有机会与ARM竞争，现在的问题不仅仅是生态没有建立起来，产品的性能也还有待提升。”

RISC-V的集成并不简单，需要更多的应用来管理核心质量和验证。随着RISC-V的生态系统的发展，未来肯定会展现出新的优势和挑战。

RISC-V在中国的发展非常迅速，英国机构Global Data甚至认为：“中国大陆在大力发展RISC-V架构，以摆脱对ARM的依赖，5年后将会见到显著的成果，那时候说不定就可有可无了。”

对于RISC-V未来的生态发展趋势，无论是IoT市场的规模化应用，还是高性能领域的未来潜力，RISC-V这个新兴架构正吸引着全球众多参与者躬身其中。当前，国内外各大科技公司正在大力布局RISC-V架构，通过这款开源、精简的架构平台，设计出所需的芯片产品，或者通过RISC-V延伸出其它的生态系统。不管是软件还是硬件，RISC-V的适配能力正逐步扩大。

展望未来，RISC-V与Arm和X86将会在竞争过程中逐渐找到自己的定位，不断融合、互相借鉴、长期共存，形成“三分天下”的局面，在各自擅长的领域发挥优势。

目前25 个 RISC-V 国际顶级成员中有 13 个来自中国，包括阿里云、华为技术有限公司和中兴通讯、腾讯、百度等等，这些厂商都在RISC-V芯片上提前布局了，相信接下来芯片，在这些中国厂商的发展下，将会迎来真正的爆发。