近日，中科院计算所介绍了RISC-V发展以及中科院RISC-V开源处理器“香山”等相关情况。据悉，香山第二代南湖架构计划将在2023年第一季度流片，目标瞄准14nm，2GHz，SPEC 2006预计得分能够达到20左右。要知道，香山是目前国际范围内性能表现最好的开源RISC-V处理器内核架构，而且采用了香山经典核+香山高性能核的“两核”式发展目标，在拓展性与灵活性方面有着出色表现。

“很多人对RISC-V的印象还停留在低端应用，其实不然。RISC-V具有精简、开放、可定制的特性，采用该指令集架构设计芯片，可以灵活组合及拓展多元的功能模块，满足不同客户的中高端应用需求。同时，RISC-V芯片在能效及综合成本方面也有着更优的表现。”赛昉科技CEO徐滔称。

中国工程院院士倪光南此前在2022云栖大会上就曾表示：“开源模式已从软件领域走向硬件领域。RISC-V降低了进入芯片行业的门槛，也符合未来万物智能时代的技术发展趋势，中国要争取在万物互联的新时代，使得RISC-V发展成为世界主流CPU架构，形成x86、Arm和RISC-V三分天下的格局。”

由于RISC-V是一个面向未来的非常年轻的新架构，其内部采用的是模块化、可扩展的设计，这也就意味着，参与者在创新上拥有很大的自由度，只要增加相应的模块，就能够扩展到移动、桌面、数据中心市场，并且在AI、安全等很多方面，相比传统架构更具天然优势。

随着RISC-V架构的持续演进，以及越来越多的芯片厂商及上下游产业链厂商的加入，RISC-V在站稳了物联网市场之后，也正加速向移动端、PC及服务器市场扩展。

安全性是生态系统中的增长领域之一，无论是开发工具和加密核，还是芯片本身的安全性。

Codasip的CMO Rupert Baines认为，在安全性方面，采用RISC-V的芯片具有明显的优势，部分原因是它基于开源代码。他说：“阳光是最好的消毒剂。所以人们更强调观察、检查。最终，安全性取决于架构是如何实现的。有些系统会非常糟糕，而有些系统会非常非常好。”

Codasip最近收购了Cerberus Security Labs。Baines表示，Codasip正在将Cerberus的IP集成到Codasip的产品中，这样客户就可以快速创建安全的RISC-V处理器设计。

进迭时空的第一代RISC-V融合计算处理器核X100在通用计算能力和面向应用的融合计算能力上，均取得了重大突破。X100的通用计算性能超过Arm A75，在AI应用、视觉应用、机器人应用等方面则大幅领先Arm A76。

鉴于上述在通用计算能力和融合计算能力上的突破，X100非常适合用于边缘服务器、高端智能机器人、自动驾驶等场景。虽然市面上不乏RISC-V的计算核心，但能落地和商用的国产高性能RISC-V核仍十分稀缺，X100 无论在规格、性能、融合算力上均达到了国内的新高度。

IP厂商Imagination在今年夏季，推出了其首款商用RISC-V内核，用于片上系统(SoC)设计。IMG RTXM-2200是一款可授权的32位嵌入式实时处理器，具有高达128KB的紧密耦合存储器，用于指令和数据。这确保了确定性响应和高达128KB的1级缓存大小以实现稳健的性能。

英特尔是今年2月宣布加入正式加入RISC-V International标准组织，成为其Premire高级会员。自加入后，英特尔也开始了大动作，宣布与西班牙超算中心联合,掏出4亿欧元(约合28.5亿元),在10年内开发出基于RISC-V的超算CPU。

既然RISC优势这么明显，那是不是RISC必然会替代所有CISC指令集了呢?

并没有，与CISC相比，RISC指令集也有自身不足。虽然RISC指令较为简单，但其本身拥有的指令较少，在完成某些任务的时候需要执行更多指令，这也使得RISC在编译时代码长度要显著长与CISC，因此也需要占用更多内存，编译难度也会增加。