技术咨询
代买器件
商务客服
研发客服据北京大学集成电路学院3月29日消息，在IEEE国际固态电路（International Solid-State Circuits Conference, ISSCC）会议上，北京大学集成电路学院与人工智能研究院黄如院士——燕博南助理教授课题组关于存内计算的的学术文章《A 1.041Mb/mm2 27.38TOPS/W Signed-INT8 Dynamic Logic Based ADC-Less SRAM Compute-In-Memory Macro in 28nm with Reconfigurable Bitwise Operation for AI and Embedded Applications》收录于“Session 11 存内计算与SRAM”专题（文章号11.7）。
据介绍，此工作提出高效的无ADC架构SRAM存内计算加速引擎，基于28nm工艺搭建模块可以达到27.38TOPS/W@INT8的高能效比，同时实现高达1.041Mb/mm2密度，达到国际领先指标并实现技术突破。
消息称，该工作合作者有北京苹芯科技有限公司、NeoNexus Group与杜克大学。课题组获得了北京大学人工智能研究院、北京苹芯科技等资助。
此外，据了解，存内计算芯片主要用于深度学习网络中海量乘加计算的加速。课题组还利用原型芯片进行了常见的神经网络的实际演示，在ISSCC的演示环节受到广泛好评。
封面图片来源：拍信网
文章来源于:全球半导体观察 原文链接
本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。