Astera Labs与业界主要CPU和内存供应商合作，扩大在互操作性测试的领先地位，使系统集成商可放心部署CXL附加内存

先进的专用连接解决方案公司Astera Labs（Astera Labs）今天宣布，扩展其云规模互操作实验室(Cloud-Scale Interop Lab)，支持Leo内存连接平台(Leo Memory Connectivity Platform)与不断成长的生态系统之间实现强大的互操作性测试，该生态系统包括领先CXL为基础的CPU、内存模块和操作系统。

Astera Labs首席产品官Casey Morrison表示：“Compute Express Link™（CXL™）经证明是数据中心系统里关键的内存互连技术，但是，多种应用场景和快速成长的生态系统是大规模无缝部署CXL解决方案的重大挑战。基于Aries PCIe® Smart Retimers云规模互操作实验室的成功以及从客户平台上运行的真实CXL硅芯片解决方案中学到的知识，我们很高兴与行业主要厂商合作实现提供端到端CXL测试和工具，最大程度减少互操作风险，缩短系统开发时间和成本，加快上市时间。”

云端互操作性实验室拥有全面的内存压力测试、CXL协议检查和电气稳健性测量工具，对CPU、Leo智能内存控制器和各种内存模块在实际应用场景下的性能和互操作性进行验证。测试涵盖从物理层到应用层的四个关键领域，包括PCIe电气、内存、CXL合规性以及重复数千次的系统级测试。客户可以在www.AsteraLabs.com/GetReports索取报告。

云规模互操作实验室主要合作伙伴

Astera Labs正在与行业领导者合作进行互操作性测试，为不断成长的CXL市场提供CPU和内存模块。

CXL联盟主席Jim Pappas表示：“CXL联盟（CXL Consortium）举办活动旨在测试成员公司的产品是否符合我们的规范。凭借其云规模互操作实验室，Astera Labs将严格的互操作性测试从物理级别扩展到系统级别，包括各种主机、内存和操作系统。作为CXL联盟的贡献成员，Astera Labs的供应商中立方式将有助于加速将CXL内存解决方案推向市场。”

AMD服务器系统架构师高级研究员Mahesh Wagh表示：“标准合规性和即插即用功能是发展CXL生态系统的重要一步。第4代霄龙（AMD EPYC™）处理器与CXL1.1标准兼容，有助于创建可组合的架构，提供客户所需的基础架构灵活性、安全性和性能要求。我们赞赏Astera Labs对互操作性测试的承诺，并期待继续合作，提供真正的异构计算。”

英特尔公司高级研究员Debendra Das Sharma博士表示：“英特尔致力于加速CXL生态系统，我们期待继续与Astera Labs合作，参与其云规模互操作实验室，让我们的客户能够更轻松部署可靠且可互操作的CXL解决方案。”

美光高级副总裁兼计算和网络业务部总经理Raj Hazra表示：“美光正在为使用CXL的数据中心提供内存创新，我们正与Astera Labs合作，在其云规模互操作实验室测试我们的DDR内存解决方案。我们将共同缓解内存带宽瓶颈，提供可互操作的解决方案，为数据中心和云基础设施客户带来更大的灵活性。”

SK海力士副总裁兼DRAM应用工程组负责人Hyungsoo Kim表示：“我们拥有广泛的高性能和高密度DDR5 DRAM产品系列，可实现CXL附加内存扩展和池化（pooling）的全部潜力，为云服务器服务。通过总部和美国工程中心的贡献，SK海力士很高兴与Astera Labs合作，在其云规模互操作实验室中验证我们的内存，让我们的客户能够确信我们的解决方案将与Astera Labs的CXL控制器和客户选择的CPU无缝互操作。”

关于Astera Labs

Astera Labs（Astera Labs, Inc.）是专用数据和内存连接解决方案领域的先进厂商，旨在消除整个数据中心性能瓶颈。该公司在全球范围内拥有多个分支机构，其硅片、软件和系统级连接解决方案通过CXL™、PCIe®和以太网技术，帮助实现云端人工智能和机器学习的愿景。有关Astera Labs的更多信息，包括工作机会，请访问 www.AsteraLabs.com 。