在摩尔定律的推动下，集成电路工艺取得了高速发展，单位面积上的晶体管数量不断增加。关注前沿技术的人一定对片上系统（System-on-Chip，SoC）不陌生，它具有集成度高、功耗低、成本低等优势，已经成为大规模集成电路系统设计的主流方向。

在将近20年时间里，NoC技术已逐步发展完善，但玩家却寥寥无几。2018年，NetSpeed被英特尔收购；2019年，Sonics被Meta纳入旗下，至此市面上较大的第三方NoC IP供应商只有Arteris、Signature IP、Truechip几家，而其中，业内客户群体最庞大的当属Arteris。

2020年，Arteris作为大股东，在中国合资设立传智驿芯（Transchip）。那么这家公司与Arteris有什么关系，会为中国市场带来什么？

IP 2.0时代已经到来

“网络就是计算机”（The Network is the Computer），1984年太阳微系统公司的创始人之一约翰·盖奇（John Gage）提出了这样充满玄机、日后被证明是惊人预见的口号，如今这项定律在SoC（System on Chip）领域再次出现。

1990年代初期，SoC可能只包含几十个IP模块，整个设备可能只包含20000~50000个逻辑门和寄存器。彼时芯片间相互通信主要依Bus总线和Crossbar两种方式通信。

如今，SoC可以包含数百个 IP模块，每个模块包含数十万甚至数百万个逻辑门和寄存器，传统总线和Crossbar设计的平均通信效率低、单一时钟同步等问题逐渐凸显。NoC便是应对以上问题而提出的一种新的通信方法，由Agarwal（1999年）、Guerrier 和Greiner（2000 年）、Dally 和Towles（2001 年）、Benini 和Micheli（2002年）、Jantsch 和Tenhunen（2003 年）等人逐步提出概念。

NoC就像就像计算机一样，通过交换机、协议转换器、分组器等网络元件进行通信。打个比喻来说，就像叠加在芯片上的空中高速公路网络一样，极大地简化了高速数据移动，并确保数据流可以轻松地定向到芯片任何地方。

最重要的是，理论上NoC可以极大减少裸片面积，使得芯片功耗控制得更低，而且可以设计针对片上数据流及其QoS微调优化的扩展功能，甚至是数据保护/访问控制功能。

片上网络的典型结构

毋庸置疑的是，NoC在超大规模、高密度集成电路中相对于传统SoC结构有不可替代的优势，是多核系统/异构系统的最佳互连方案，NoC它的优点不仅是单纯的路由选择，还可以设计很多扩展功能。NoC的出现使得芯片设计从过去的以计算为中心逐渐过渡到以通信为中心。

为什么如此强大的技术，我们还很少见到产品使用NoC技术？这是因为过去SoC的复杂度还未达到一定程度，同时制程工艺提升更为巨大，此时使用NoC犹如“大炮打蚊子”，而时间来到现在，SoC足够复杂，摩尔定律趋缓，这项技术的重要性则不言而喻。

如果按照时间将IP行业分阶段，2020年会是重要的时间节点，在此之前是IP 1.0时代，在此之后则是IP 2.0时代。

IP 2.0时代，单颗芯片集成IP核从10个提升至200个以上，IP数量增加，让独占式的共享总线不能更好地实现芯片模块之间的互联。

此时，NoC就成为关键。与传统离散IP不同，做一个高性能的NoC难度非常高，它需要具备灵活性，能够应对多核/异构SoC的要求，又要有稳健的路由算法，保证互联网络不存在死锁的情况，还有很好的通信效率，同时还要有配套的EDA工具，能够快速配置网络参数和拓扑结构，以及自动部署上众多的信号连线，所以就需要有厂商提供NoC IP。

NoC是一个很深的领域，提供NoC IP，意味着要提供一个子系统，此时，行业将迎来全新的变革。

这会进一步推动芯片设计服务从Fabless模式向轻设计模式发展。在轻设计模式下，芯片设计公司将专注服务于芯片定义、芯片架构、软件/算法以及市场营销等，将芯片的前端和后端设计，量产管理等全部或者部分外包给设计服务公司，以及更多采用半导体IP，减少运营支出，实现轻量化运营。

为中国客户提供支持和差异化服务

事实上，早在2006年Arteris就推出了其第一款商用NoC IP，Arteris作为系统级IP领导者，拥有国际领先和成熟的IP产品资源，是高端芯片必选，客户遍布全球全产业链。其NoC IP等核心产品，能够帮助客户降低功耗、提升性能、加快SoC开发速度，从而降低开发和生产成本。

既然已经有Arteris了，为什么要合资设立传智驿芯？

NoC的门道远比我们想象中要多。一方面，NoC 技术领域包括体系结构、纳米设计技术、EDA实现理论与工具等几个主要方面，另一方面，NoC设计基础元件库会对系统性能产生重大影响，NoC工具和框架的科学研究非常丰富，但又多是分散的。所以，光有一个NoC IP是远远不够的，换句话说，就是想要使用这项技术门槛很高。

因此，传智驿芯可以支持中国本土客户的学习、使用和部署，针对客户的差异化场景进行定制化。比如传智驿芯根据追求可靠性的功能安全、追求性价比的消费电子、追求性能的高性能计算、追求灵活变化的FPGA等方面因地制宜地做出改变和调整，节省客户迭代的时间，这个时间或许是 2~3个月，也可以是半年，这样所节省地成本非常可观。

此外，NoC IP的实现本身需要反复的迭代，从rtl到后端时序的收敛，整个流程上的时间相对固定，如果迭代次数大幅减少的话，那么迭代时长就会降低，这将非常有利于降低成本，传智驿芯的价值正是体现在这些地方。

简单解释，传智驿芯会Arteris的FlexNoC、Ncore、CodaCache等产品基础上针对中国市场开展自主研发，同时利用自身EDA工具，为国产提供全面的服务。

其官网显示传智驿芯核心成员来自Arteris, NXP, Samsung, ARM, Imagination, Synopsys, Baidu IDG, Huawei, Horizon Robotics等国际领先企业，在IP, SoC芯片和汽车行业拥有20年+相关经验，对车规IP开发，车规SOC设计到量产，车规质量与功能安全具备丰富经验。核心团队曾主导国内自主车规SoC的实现与落地，成功研发出超二十款百万片级量产无故障的芯片产品。

目前，传智驿芯在中国有近百人的研发团队，未来会继续扩大人员规模，是Arteris NoC IP的价值和服务的延伸。

从核心业务来看，主要涵盖片上网络（Network on Chip, NoC）IP及定制、子系统IP开发、芯片设计服务等。

从子系统IP产品方面，主要包括TC xNoC、Safety Island、Die to Die三大产品，面向汽车芯片、GPU/AI芯片、RISC-V芯片、FPGA芯片等厂商。

TC xNoC是在Arteris 标准NoC IP基础上提供xNoC子系统，涵盖定制化与配置服务（拓扑、NIU定制、Hardening）、基础库（ECC、CRC、DMA、数据压缩解压缩、加解密、Lock Step等）、低延时总线（连接MCU SoC 的低延迟总线、开关固定优先级和循环仲裁器、AHB2APB 桥、解码器、可配置开关 FIFO 仲裁器、不同数据宽度传输、地址保护和异步处理、达到ASIL D级的FuSa、端对端安全、超时保护、重复和检查器、寄存器奇偶校验、防火墙、故障控制器）三部分。

Safety Island（功能安全岛）是针对工业系统、汽车及其子系统（如ADAS，自动驾驶，信息娱乐）功能安全需求而生的子系统，由于功能安全岛开发难度大、成本高，因此非常适合IP化，与此同时，它也有着向标准化模块演进的趋势，未来车规芯片标配的功能单元。

Die-to-Die是针对Chiplet间互连问题而生，它支持多种 Express 协议，同时具备节能、低延迟、带宽效率高等特点。

未来多核处理器规模会越来越大，同时异构计算、多核的数量及复杂度都会增加，NoC会是SoC芯片提升能耗比的关键。可以预见，未来传智驿芯的市场增量空间会很大。

参考文献

[1] 钟毅,钟毅,崔小欣,王源,片上网络系统的研究综述.微纳电子与智能制,4.04(2022)11-24.

[2] L. Benini, G. De Micheli, Networks on Chips: A New SoC Paradigm, Computer, (2002) 70 - 78.