先进工艺节点已接近物理极限，晶体管尺寸微缩带来的红利越来越少，且由于登纳德定律失效，让芯片提高集成度时面临更大的功耗与散热控制挑战，而随着大数据、云计算的兴盛，市场对大芯片的需求持续旺盛，但即使不考虑功耗与散热，良率限制也让芯片面积并不能任意做大，因此在当前技术背景下，如何构建符合设备/系统发展要求的大芯片，成为包括集成电路产业在内的整个信息技术产业关注的热点研究方向，从片上系统SoC到芯粒Chiplet，把系统往芯片中整合的思路一直都有，但这条路的终极形态会是什么样？

晶上系统（Software Defined System on Wafer，简称SDSoW），这是工程院邬江兴院士提出的概念，直接用完整的晶圆基板来做系统内部各模块的互连底座，用一个密布各种芯粒的晶圆来实现一个完整的系统，而各模块之间的连接支持软件定义，乃至各模块本身的功能，也可以支持软件定义。这样的晶上系统，既从系统角度突破了工艺对提高芯片集成度的限制，又有极强的灵活性与可扩展性，更有望解除我国信息技术产业被芯片科技“封印”的风险，通过体系结构的创新反过来还可以引领芯片技术的发展，晶上系统似乎是芯片系统工程的终极形态，虽然当前看起来是一条有风险的创新之路，但也是必须要去尝试的必然之路。

近日，邬江兴院士团队的核心成员向探索科技详细介绍了软件定义晶上系统的发展情况，他表示，当前环境下，软件定义晶上系统是探索中国集成电路和微电子怎么走的必然之路，只有把国内产学研用力量整合起来，大家齐心协力，才有可能取得基础性突破。

从“逐级插损”到扁平化连接

单芯片性能提升受困于工艺墙，而从芯片到系统的集成过程中还有各种性能浪费。最典型的，就是传统基于器件、组件、模块、机架逐层堆叠的工程技术路线，性能上存在逐级递减，最先进工艺的CPU性能很强，但通过PCB和接插件层层连接做成云服务器，最终用户能用到的性能被打了折扣。以物流做譬喻，收件人看到的是一个大箱子，打开大箱子里面有一个大盒子，打开大盒子和防撞泡沫，里面还有一个小盒子，打开小盒子，才是收件人需要的钻石，逐层堆叠工程技术路线在不同层之间的性能损耗，就相当于物流运输中，为了防撞防摔而层层加出来的盒子箱子，一整套下来消耗的总资源里面，只有很小一部分是为了传送用户需要的“钻石”。

如果能减少层级连接之间的性能损耗，就可以在系统层面得到性能的提升，而且系统各层连接处性能提升的比例还可以相乘，这就打开了工艺桎梏，为系统性能增益的提升提供了新增长空间。

这种破解“逐级插损式工程技术路线”弊端的方法，就是晶上系统。邬院士团队核心成员表示，在当前人类所有的加工技术中，晶圆制造是集成密度最高、经济性最好、产业链最成熟的，用晶圆互连基板替代PCB，连接不同芯粒，在晶上打造一个完整系统，这个系统的出线密度最高、线路损耗最小。例如，一个晶圆上集成了500个芯粒，有计算、存储、通信、互连IO，但是它们之间无论是通信、计算、存储还是数据搬移，都没有插入损耗，而且由于晶圆基板互连距离特别近，对驱动器的驱动能力要求也得以降低，从而可以降低芯粒的功耗，从而降低整个系统的功耗。

“不要小看互连距离的缩短，这相当于把整个芯片世界的限制彻底打开。目前来说，基于晶上互连去集成是最好的技术，晶圆基板是中央，直接连接到各个芯粒，只需要一级集成，因而无插损，我们形象地称之为‘扁平化’指挥，一级调度。”

在晶圆互连基板上，把系统中所有需要的芯粒都连接在一起，是晶上系统的关键，一旦实现了这一步，芯片系统集成的工程技术路线就将产生完全颠覆的变革，从工艺、工具到设计加工的流程，都要做相应的调整，这意味着在晶圆上的各个芯粒以硅后物理IP的形式高密度集成，这种集成方式，其集成效能和集成性能与SoC内部的IP复用等效。因而晶上系统不仅性能将有数量级的提升空间，在开发敏捷性和迭代速度上，也有极大优势。

从刚性结构到结构自适应

通过晶圆基板来连接芯粒，是现在异质集成技术的一个主要方向，例如台积电的CoWoS和3DIC，也是将密度低的PCB互连，换成密度特别高、距离特别近、驱动力特别小的晶圆基板互连，而近来成立的UCIe标准联盟，就是准备将晶圆互连的技术标准化，当前也有很多中国企业积极参与到UCIe联盟中去。

据邬江兴院士团队核心成员介绍，软件定义晶上系统在互连技术上将兼容支持UCIe标准，但超高密度硅互连拼装只是软件定义晶上系统的技术基石之一，软件定义晶上系统的另一个技术基石是整个系统的软件定义，即全维可定义系统架构体系与软硬件协同处理。

从系统层面赋予晶上系统软件可以定义的属性，就将晶上系统从一个刚性结构系统变成了结构自适应需求的系统。刚性结构虽然成本最优，但随着应用场景越来越多变，刚性结构系统的灵活性和可扩展性较差，应用变化时，刚性结构效能会大打折扣，或者被提前淘汰，从而导致用户的总拥有成本反而上升。结构自适应系统则可以灵活适配应用变化，根据应用任务对计算、存储、通信的不同要求来做出及时调整，从而自适应地以最优性能来支持应用变化，满足用户的不同计算需求。

这种自适应在硬件上体现为芯粒级别的软件定义与晶圆互连的软件定义，即可以通过软件定义来改变芯粒的功能，以及芯粒与芯粒之间的连接属性，从而适应系统应用场景的改变，理论上，软件定义晶上系统可实现自身资源支持的任意功能，既可在一条技术路线上根据应用变化不断升级迭代，又可大规模重新配置变成一个不同的新设备。晶上系统支持软件自定义，可以大幅降低设计难度，缩短开发周期，并显著减少人力和经费投入。

具体来看，软件自定义可以从底至上分为三个层面：在芯粒级别，开发者将其封装为可配置的领域专用芯片，既有面向特定领域的高性能，又有领域内应用的高灵活性；在系统层面，整个系统的硬件资源池也是可定义的，可以自适应改变系统硬件结构动态匹配系统需求；而在应用层面，系统可以随时根据应用变化来生成软硬件协同服务结构，应用变化后，相继影响到下层的系统和芯粒，系统和芯粒将根据应用变化来做出自适应配置。

通过这三个层面的软件定义，可以把晶上系统丰富的逻辑、存储和带宽资源极大释放出来，在软件定义的支持下，晶上系统既有集约化的高效，又有结构适用应用的灵活，与刚性晶上系统相比，软件定义晶上系统对中国的意义更为重大，这不仅是概念上的创新，还是在极端情况下，确保我国信息产业基础设施建设水平不发生严重倒退的关键路径。

“有了这样的底层工程技术路线，就可以用28纳米芯片实现传统上7纳米芯片才能达到的系统性能。”邬院士团队核心成员认为，中国在EDA和晶圆制造上比较落后，但是通过协同制造、封测和系统集成技术，连乘体系结构的创新增益，软件定义晶上系统将有可能为国内工艺发展争取到一个发展缓冲期，他说：“无论是工艺，还是工具，我们都要尊重技术发展规律，给它5年甚至更多的时间，通过充分的发展，让它一代代向前演进，在基础研究上必须要实事求是。”

从被工艺限制到引导工艺发展

在应用上，软件定义晶上系统率先瞄准的是两个方向。一个方向是大型和超大型信息基础设施，一个方向是无人装置和无人设备。对于超大规模信息系统，软件定义与晶上互连带来的性能无插损扩展与灵活性无与伦比。而越来越复杂的无人化装置，要实现“能看能存能算”的一体化功能，既要求高集成度，又因面对场景复杂而需求软件定义，所以也特别适合SDSoW。

邬院士团队在2019年提出软件定义晶上系统SDSoW，2020年已经在之江实验室落地了一个晶上网络的先导性项目，该项目是一个8T交换机，采用SDSoW的工艺流程实现，虽然还不是可市场化落地的产品，但已经在流程上跑通。通过这个项目，邬院士团队将国内微纳电子产业链的能力进行了摸底，从而确认了软件定义晶上系统路线的可行性。

“我们判断落地的可能性很高，目前国内设备、工具和设计流程方面的技术水平，构建晶上系统的基础能力是具备的，但需要摸高式创新，需要搭建新的设计流程，扩充工具，工程技术上需要磨合，但不需要基础理论的突破。”该团队核心成员表示，软件定义晶上系统对产业链上下游的协同要求会更严格，从架构、设计到工具与工艺，都需要到系统层面做协同和迭代，原来的设计技术协同优化DTCO，在晶上系统就要升级为系统技术协同优化STCO。这就给设备、工具、制造和封测等产业链厂商指引了一条新的发展思路，根据晶上系统应用需求，来建设新型工艺平台。

随着美国对中国集成电路产业发展限制手段持续升级，中国经济发展受到集成电路产业水平限制的风险越来越大，短期内，中国晶圆制造工艺水平大幅提升的可能性不大。因而，一方面，我们要加快发展各种被“卡脖子”的核心技术；一方面，也要基于我国当前集成电路发展水平，探索其他可能的发展途径，软件定义晶上系统就是立足于当前工艺来发展我国信息乃至智能产业的战略构思。

在科技部十四五规划的微纳电子专项中，设立了模块化组装与集成方向，包含了如何打通软件定义晶上系统基础工艺流程的研究内容。两年多来，邬江兴院士团队和国内多家晶圆厂、封测厂和工具厂商就打通该工艺流程方面进行了密切合作，深入沟通，团队核心成员告诉探索科技：“研究结果比较乐观，我们具备好的产业基础，大家对这个方向也很认可，我们的看法是，这条路一定能成，不存在失败，只是三年成还是五年成的问题，只要大家齐心协力，这个万亿市场新赛道大有可为。”

力出一孔

软件定义晶上系统是一个大工程，要发展好必须整合全产业链的资源，围绕国家战略，率先在数据中心应用层面实现中国的自主标准——既可以做UCIe兼容，又符合中国信息与智能产业的长期发展需求。当前，参与到软件定义晶上系统的机构有四五十家，包括企业、高校和研究所，但对于软件定义晶上系统这样的大工程来说，目前参与的力量还不够大，尤其与国外相比，国内所有芯片投资加起来，都不如英特尔一家多，在这种背景下，如果山头林立，各设标准，那么想发展好无疑将困难重重。

“我们要探索新型举国体制，建立最广泛的统一战线，形成最磅礴的发展动力，现在全中国所有集成电路力量集合起来，还不够压强突破，如果再搞山头主义，七国八制，想实现我国的战略需求，无论是2035还是2049，都很难！”邬江兴院士团队核心成员最后强调，在筹划中的软件定义晶上系统联盟，目的就是为聚集各方力量，而邬院士正准备将专利免费开放，以吸引更多商业公司参与其中，他说：“这不是商业利益，这是国家利益，我们一定要把SDSoW的产业落地做成。应用强，发展底座才能坚实，迭代速度才会快，才能开辟我国信息与智能产业的新局面。”

SDSoW更多技术细节和专利开放情况，敬请关注将在12月10日举办的第五届晶上系统技术与产业联盟大会。